技术栈
电平标准
雨洛lhw
1 天前
fpga开发
·
bank
·
电平标准
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
写作目的:由于项目需求,需要将原有的16位AD转换芯片替换为24位的AD转换芯片。除了涉及驱动代码的修改外,本次工程还包括了原理图的更新以及引脚电平标准的选择。本篇文章主要记录了这一学习过程,并详细阐述了相关的技术细节与设计思路。
我是有底线的