技术栈
保持时间
FPGA_小田老师
22 天前
fpga开发
·
时序约束
·
建立时间
·
保持时间
·
约束参数计算
FPGA基础知识（十一）：时序约束参数确定--从迷茫到精通
本专栏专为FPGA新手打造的Xilinx平台入门指南。旨在手把手带你走通从代码、仿真、约束到生成比特流并烧录的全过程。
fpga和matlab
25 天前
fpga开发
·
reg2reg
·
建立时间
·
保持时间
FPGA时序约束分析4——Reg2Reg路径的建立时间与保持时间分析
目录1.Reg2Reg路径时序模型2.Reg2Reg路径建立时间裕量（Setup Slack）公式建立时间约束公式：
我是有底线的