技术栈
保持时间
fpga和matlab
20 小时前
fpga开发
·
reg2reg
·
建立时间
·
保持时间
FPGA时序约束分析4——Reg2Reg路径的建立时间与保持时间分析
目录1.Reg2Reg路径时序模型2.Reg2Reg路径建立时间裕量（Setup Slack）公式建立时间约束公式：
我是有底线的