PendSV与RISC-V trap——上下文切换的两种设计哲学TL;DR:PendSV是Cortex-M3为RTOS量身定做的"可挂起的最低优先级异常"——硬件替你锁存切换请求、压8个寄存器、双栈指针自动分家。RISC-V没有这个专属机关,只有一套通用trap机制——硬件只记三个CSR,31+2个寄存器全靠软件压栈,栈分家靠mscratch约定。但深挖下去两者惊人地同构:M3的"pend位"对应RISC-V的"mip挂起位+mret门控",SVC对应ecall,PSP/MSP对应mscratch。差异的本质不是功能缺失,而是ARM把RTOS的需求烧进硬件,RISC-