数字验证

北方孤寂的灵魂18 天前
verilog·systemverilog·sv·数字验证
关于AXI协议详解AXI（Advanced eXtensible Interface）是ARM推出的片上高速互联总线协议，属于AMBA总线体系，主流版本：
happyDogg_1 个月前
uvm·数字验证
uvm_root详解uvm_root 是 UVM (Universal Verification Methodology) 中的顶级类，它是所有 UVM 组件的隐式父类。在整个 UVM 验证环境中，有且仅有一个 uvm_root 实例。
happyDogg_1 个月前
virtual·uvm·interface·数字验证
UVM 中 virtual 关键字的使用详解在 UVM 验证环境中，virtual 关键字出现在两个核心场景：这两个场景看似不同，但背后遵循同一个设计哲学：面向接口编程，依赖抽象而非具体实现。
北方孤寂的灵魂7 个月前
verilog·systemverilog·sv·数字验证
systemverilog中随机std::randomize的用法所属对象：randomize是 SystemVerilog 中类（class）的一个方法。它主要用于对类中的随机变量（rand 和 randc 类型）进行随机化操作。 工作原理：
我是有底线的