关于AXI协议详解

AXI(Advanced eXtensible Interface)是ARM推出的片上高速互联总线协议,属于AMBA总线体系,主流版本:

  1. AXI3

  2. AXI4(工业最常用)

  3. AXI4-Lite(低速寄存器访问)

  4. AXI4-Stream(纯数据流,无地址)

核心优势:分离读写通道、全流水线、乱序传输、高带宽,广泛用于CPU、DDR、GPU、FPGA、SoC内部互联。

典型应用场景

  1. 手机/车载SoC:CPU ↔ DDR ↔ GPU

  2. FPGA开发:ARM硬核与PL逻辑高速交互

  3. AI芯片:NPU、DMA之间数据流传输

  4. 外设控制:AXI-Lite配置各类IP寄存器

相关推荐
星夜离尘561 天前
Testbench不只看波形:用scoreboard抓住丢包、重复和乱序
fpga开发·verilog·testbench·scoreboard
星夜离尘561 天前
FIFO深度怎么定?用突发流量和背压算清缓存预算
缓存·fpga开发·verilog·fifo·背压
ChipCamp2 天前
零门槛上手的RISC-V项目:picorv32
ubuntu·verilog·verilator·iverilog·gtkwave·riscv64-unknown
ChipCamp5 天前
零门槛上手的RISC-V项目:nerv(附Verilog-vs-SysVerilog)
risc-v·systemverilog·interface·nerv·modport
m0_5474866614 天前
《数字电路与逻辑设计:基于Verilog HDL和Quartus Prime》全套PPT课件2026
verilog·数字电路·数字逻辑电路
学习FPGA的电气小兴兴15 天前
基于FPGA的CORDIC旋转模式实现sin和cos运算_采用EGo1板卡上板验证【FPGA数字信号处理第5讲】
fpga开发·信号处理·数字信号处理·verilog·cordic·ego1·fpga设计入门与提高
NamoAmitabha12815 天前
sequence.sv路科验证--deepseek
systemverilog·uvm
啄缘之间22 天前
1.【SVA】什么是SVA?
经验分享·学习·测试用例·verilog·sva
NamoAmitabha12822 天前
第2章:一个简单的UVM验证平台 —— 这是全书的精华!--deepseek
systemverilog·uvm
NamoAmitabha12822 天前
书中2.2.4virtual interface,config_db机制---deepseek
systemverilog·uvm