跨时钟域约束

雨洛lhw5 小时前
跨时钟域约束
时序问题解决过程记录（跨时钟域、delay、IDELAY）目录前言1.问题1.1 误将 SCLK 用作驱动逻辑的全局时钟1.2. 缺少跨时钟域约束2.拓展2.1 两种时序约束方式的差异分析（set_clock_groups 与 set_false_path）
我是有底线的