端接

警升4 小时前
pcb·ddr3·端接
Q&A：DDR 的 CLK 差分之间为什么放个电阻？Reference： Zynq-7000 PCB Design Guide + Deepseek + 个人优化
我是有底线的