上拉

whik11941 年前
fpga·xilinx·上拉·下拉·管脚
Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）ISE开发环境，可在如下Bit流文件生成选项中配置。 右键点击Generate Programming File，选择Process Properties， 在弹出的窗口选择Configuration Options->Unused Pin，选择Pull Down、Pull Up或者Float。 可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可以配置上下拉模式。