Xilinx FPGA未使用管脚上下拉状态配置(ISE和Vivado环境)

文章目录

ISE开发环境

ISE开发环境,可在如下Bit流文件生成选项中配置。

右键点击Generate Programming File,选择Process Properties

在弹出的窗口选择Configuration Options->Unused Pin,选择Pull Down、Pull Up或者Float

可以看到,除了未使用管脚,一些系统管脚,比如JTAG,Program、Done管脚等等都可以配置上下拉模式。

配置完成之后,重新生成Bit流文件即可。

Vivado开发环境

对于Vivado开发环境,共有两种方式可以设置未使用管脚的上下拉状态。

方式1:XDC文件约束

可以在XDC约束文件中根据需要添加以下约束语句,即可对未使用管脚电平状态进行设置:

verilog 复制代码
#上拉
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup   [current_design]
#下拉
set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]
#悬空
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design]
方式2:生成选项配置

Generate Bitstrem右键,选择Bitstream Settings,点击图中蓝色字体

如果没有出现蓝色字体,需要先Open Implemented Design,之后就可以进行配置了。

选择Configuration,下拉找到系统管脚配置,选择自己所需要的上下拉状态。

当把鼠标放在对应的选项时,会提示XDC约束语句的名称。

和ISE的生成选项配置类似,Vivado同样也可以配置JTAG管脚、Done、Prog等系统管脚的状态。

这两种配置方式的作用是一样,我更倾向于XDC文件约束的方式,方便在不同工程直接进行导入,设置完成之后,需要重新生成Bit流文件才能生效。

相关推荐
G皮T4 天前
【弹性计算】异构计算云服务和 AI 加速器(四):FPGA 虚拟化技术
阿里云·fpga开发·云计算·虚拟化·fpga·异构计算·弹性计算
超级大咸鱼8 天前
verilog实现十进制正数与ASCII码互转
verilog·fpga·ascii
国产化嵌入式平台解决方案8 天前
基于赛灵思 Xilinx RFSoC 的 VPX 6U 高速数据采集模块技术讨论
fpga开发·硬件架构·xilinx
北城笑笑9 天前
FPGA 34 ,FPGA 与 DSP 技术,赋能工业 4.0 时代,理论解析( FPGA 与 DSP技术,工业界的「硬件快手」与「软件大脑」)
fpga开发·fpga
学习永无止境@9 天前
FPGA设计中IOB约束
开发语言·fpga开发·fpga·时钟约束
xiaguangbo13 天前
Verilog-HDL/SystemVerilog/Bluespec SystemVerilog vscode 配置
linux·fpga
学习永无止境@14 天前
FPGA设计中时间单位科普
fpga开发·fpga·时钟约束
霖0014 天前
FPGA中级项目6——VGA 2part
经验分享·fpga开发·课程设计·模块测试·fpga
林伟_fpga14 天前
关于波士顿动力2025年3月的人形机器人最新视频
机器人·fpga
霖0016 天前
FPGA中级项目4——DDS实现
大数据·经验分享·嵌入式硬件·学习·fpga开发·fpga