Xilinx FPGA未使用管脚上下拉状态配置(ISE和Vivado环境)

文章目录

ISE开发环境

ISE开发环境,可在如下Bit流文件生成选项中配置。

右键点击Generate Programming File,选择Process Properties

在弹出的窗口选择Configuration Options->Unused Pin,选择Pull Down、Pull Up或者Float

可以看到,除了未使用管脚,一些系统管脚,比如JTAG,Program、Done管脚等等都可以配置上下拉模式。

配置完成之后,重新生成Bit流文件即可。

Vivado开发环境

对于Vivado开发环境,共有两种方式可以设置未使用管脚的上下拉状态。

方式1:XDC文件约束

可以在XDC约束文件中根据需要添加以下约束语句,即可对未使用管脚电平状态进行设置:

verilog 复制代码
#上拉
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup   [current_design]
#下拉
set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]
#悬空
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design]
方式2:生成选项配置

Generate Bitstrem右键,选择Bitstream Settings,点击图中蓝色字体

如果没有出现蓝色字体,需要先Open Implemented Design,之后就可以进行配置了。

选择Configuration,下拉找到系统管脚配置,选择自己所需要的上下拉状态。

当把鼠标放在对应的选项时,会提示XDC约束语句的名称。

和ISE的生成选项配置类似,Vivado同样也可以配置JTAG管脚、Done、Prog等系统管脚的状态。

这两种配置方式的作用是一样,我更倾向于XDC文件约束的方式,方便在不同工程直接进行导入,设置完成之后,需要重新生成Bit流文件才能生效。

相关推荐
XINVRY-FPGA1 天前
XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC
c++·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
XINVRY-FPGA2 天前
赛灵思 XC7K325T-2FFG900I FPGA Xilinx Kintex‑7
人工智能·嵌入式硬件·ai·fpga开发·fpga·pcb工艺·zynq
XINVRY-FPGA3 天前
XCZU7EG‑L1FFVC1156I 赛灵思XilinxFPGA ZynqUltraScale+ MPSoC EG
c++·嵌入式硬件·阿里云·fpga开发·云计算·fpga·pcb工艺
辣个蓝人QEX3 天前
【ZYNQ MP开发】Linux下使用bootgen命令生成BOOT.bin报错架构不对问题探究
linux·arm开发·xilinx·zynq·mpsoc·bootgen·u-boot移植
贝塔实验室3 天前
基于XC7V690T的在轨抗单粒子翻转系统设计
设计模式·fpga开发·系统架构·流程图·软件构建·个人开发·fpga
XINVRY-FPGA3 天前
XC7K410T‑2FFG900I 赛灵思XilinxFPGA Kintex‑7
嵌入式硬件·安全·阿里云·ai·fpga开发·云计算·fpga
XINVRY-FPGA7 天前
XC6SLX100T-2FGG484I 赛灵思 XilinxFPGA Spartan-6
c++·人工智能·嵌入式硬件·阿里云·ai·fpga开发·fpga
北城笑笑11 天前
FPGA 37 ,FPGA千兆以太网设计实战:RGMII接口时序实现全解析( RGMII接口时序设计,RGMII~GMII,GMII~RGMII 接口转换 )
fpga开发·fpga
迎风打盹儿12 天前
FPGA上实现SD卡连续多块读的命令
fpga·sd卡·tf卡·多块读取·cdm18
0基础学习者13 天前
按键消抖(用状态机实现)
前端·笔记·fpga开发·verilog·fpga