技术栈
神经网络识别图片
upper2020
1 天前
fpga开发
·
卷积神经网络
·
minst
·
minst识别
·
部署神经网络
·
神经网络识别图片
FPGA部署卷积神经网络识别MINST图片
PS 负责控制,DMA 通过 AXI Stream 与加速器交互完成计算,并经由 SmartConnect 以 AXI4 Full 桥接 PS 的 HP0 端口实现与 DDR 的高速数据搬运,构成控制与数据分离的异构计算架构。
我是有底线的