一、系统架构
PS 负责控制，DMA 通过 AXI Stream 与加速器交互完成计算，并经由 SmartConnect 以 AXI4 Full 桥接 PS 的 HP0 端口实现与 DDR 的高速数据搬运，构成控制与数据分离的异构计算架构。
二、block design
三、最终效果
电脑端发送图片给FPGA板子，FPGA返回识别结果给电脑端。
输入图片：
UART接收结果：
相关推荐
XMAIPC_Robot2 小时前
国产FPGA替代Xilinx在储能电力采集场景可行性评估与移植经验星夜离尘562 小时前
Testbench不只看波形：用scoreboard抓住丢包、重复和乱序狂奔蜗牛(bradley)2 小时前
EtherCAT 主站拓扑判定的三级防护：从去抖到振荡检测XMAIPC_Robot2 小时前
工商业储能EMS边缘计算：本地AI负荷预测，彻底摆脱云端依赖XMAIPC_Robot3 小时前
FPGA+ARM联合调试避坑：储能电力采样数据同步、丢包问题定位与根治方案，应用于储能EMS、微网控制器中星夜离尘563 小时前
FIFO深度怎么定？用突发流量和背压算清缓存预算一口一口吃成大V21 小时前
Fpga中常用器件Riwuarua1 天前
从近似0基础开始FPGA开发——Part.23：AXI/AXIS 数据搬运、DMA 与 DDR 缓存架构设计Jason_zhao_MR1 天前
电力数据采集核心板选型指南长春的KAKA1 天前
Proxmark3 RDV4.01：Windows 11 下 Iceman 固件升级与完整使用指南