一、系统架构
PS 负责控制，DMA 通过 AXI Stream 与加速器交互完成计算，并经由 SmartConnect 以 AXI4 Full 桥接 PS 的 HP0 端口实现与 DDR 的高速数据搬运，构成控制与数据分离的异构计算架构。
二、block design
三、最终效果
电脑端发送图片给FPGA板子，FPGA返回识别结果给电脑端。
输入图片：
UART接收结果：
相关推荐
minglie17 小时前
黑金AX301的SDRAMhahaha60168 小时前
HLS高层次综合设计技巧--高层次综合设计探讨minglie111 小时前
黑金AX301的EEPROM 24LC04Hello-FPGA12 小时前
量子计算滨松c15550-22up单光子相机与PCIe1004采集卡9527华安14 小时前
FPGA实现CameraLink转SFP光口，基于GT Transceivers Wizard Aurora8B10B编解码架构，提供4套工程源码和技术支持ALINX技术博客2 天前
【期刊共读】如何应对 FPGA 短缺常态？156082072192 天前
短波接收机灵敏度测试Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.6 逻辑设计与状态机LCG元2 天前
【实战】Vivado FPGA 从零实现 UART 串口收发：波特率生成、状态机设计与仿真调试郭郭的柳柳在学FPGA2 天前
紫光DDR3工程仿真遇到的坑