ultrascale+

千歌叹尽执夏

FPGA: UltraScale+ bitslip实现（ISERDESE3）一晃五年~ 五年前那个夏夜，我对着泛蓝的屏幕敲下《给十年后的自己》，在2020年的疫情迷雾中编织着对未来的想象。此刻回望，第四届集创赛的参赛编号仍清晰如昨，而那个在家熬夜焊电路板的"不眠者"，现在也渐渐熬不动夜了😹😹 如果遇见五年前的自己，我想告诉他：当年在博客里追问的"职业门路"，答案就藏在每个调试通宵的星光里；那些担心被时代抛下的焦虑，终会熔铸成攀登技术栈的勇气。🙆🙆 十年之约才过半程，职业的时钟域仍在扩展，就像我们永远年轻的技术信仰。下一个五年，愿芯片上的每一个逻辑门都通往星辰，愿每个深夜的

【xilinx】Xilinx最强FPGA VU系列简介在高性能计算和数据处理领域，FPGA扮演着日益重要的角色。Xilinx的Virtex™ UltraScale+™（VU）系列以其卓越的性能和灵活性，为各种高端应用提供了强有力的支持。以下是关于VU系列的详细介绍。

DMAR: [INTR-REMAP] Present field in the IRTE entry is clear 的解决办法在使用FPGA开发PCIe的MSI-X中断相关功能时，一次测试过程中dmesg打印出如下错误，使用cat /proc/interrupts查看FPGA的PCIe驱动程序未收到MSIX中断。使用的系统为基于Intel x86_64的linux（RHEL8.9），基于Xilinx Ultrascale+HBM VCU128开发板作为PCIe终端设备进行开发。

Zynq UltraScale+ XCZU5EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推出专用的IP核供开发者使用，不然太高端的操作直接吓退一大批FPGA开发者，就没人玩儿了。