ic后端实现

数字IC后端实现Innovus |给各种IP子模块添加port buffer和antenna diode万能脚本我们之前分享过在hierarchical flow后端实现中为了确保顶层flatten时timing signoff和physical signoff看到的情况和模块级看到的情况一致，我们会在模块io port添加io port buffer（主要是timing，antenna一致性）。实际上在芯片级我们还会给各大子模块Block和IP的接口添加buffer。

数字后端实现静态时序分析STA Timing Signoff之min period violation今天给大家分享一个在高性能数字IC后端实现timing signoff阶段经常遇到的min period violation。大部分时候出现memory min period问题基本上都是需要返工重新生成memory的。这是非常致命的错误，希望大家在做静态时序分析时一定要查看min period violation。

英伟达NVIDIA数字IC后端笔试真题（ASIC Physical Design Engineer）今天小编给大家分享下英伟达NVIDIA近两年数字IC后端笔试真题（ASIC Physical Design）

数字后端设计实现 | 数字后端PR工具Innovus中如何创建不同高度的row？吾爱IC社区星球学员问题：Innovus后端实现时两种种不同高度的site能做在一个pr里面吗？答案是可以的。

数字IC后端实现 |TSMC 12nm 与TSMC 28nm Metal Stack的区别下图为咱们社区IC后端训练营项目用到的Metal Stack。芯片Tapeout Review CheckList 数字IC后端零基础入门Innovus学习教程 1P代表一层poly，10M代表有10层metal，M5x表示M2-M6为一倍最小线宽宽度的金属层，2y表示M7-M8为二倍最小线宽宽度的金属层，2z表示M9-M10为八倍最小线宽宽度的金属层。还有一层AP用来走RDL，RDL这层是最厚的，一般用于连接IO的bump，信号线基本上都不会用这层来绕线。如果用于绕线其实也绕不了几根，还容易有DRC问题