数字IC后端实现 |TSMC 12nm 与TSMC 28nm Metal Stack的区别

下图为咱们社区IC后端训练营项目用到的Metal Stack。

芯片Tapeout Review CheckList

数字IC后端零基础入门Innovus学习教程

1P代表一层poly,10M代表有10层metal,M5x表示M2-M6为一倍最小线宽宽度的金属层,2y表示M7-M8为二倍最小线宽宽度的金属层,2z表示M9-M10为八倍最小线宽宽度的金属层。还有一层AP用来走RDL,RDL这层是最厚的,一般用于连接IO的bump,信号线基本上都不会用这层来绕线。如果用于绕线其实也绕不了几根,还容易有DRC问题。

RDL的英文全称是redistribution layer,RDL 是top metal上面的一层 AL通常来说,现在是铜工艺,在pad区域,为了bonding,在顶层铜的上面还有一层AL,也叫做铝垫,铝比较软,如果只有铜就无法做bonding既然工艺中有这层 RDL,那么有些设计中就可以用它来做走线,只需要多一层DRL与top metal的via mask即可。

我们再拿一个社区即将开放的TSMC 12nm项目所用到的Metal Stack。从这张图很清晰看到多出来了M0和VO。在以往的工艺制程中,POLY和OD是通过Contact来过渡到Metal1的。现在在这中间又多出来了M0。值得注意的是这个工艺中的M1,M2,M3都是Double Pattern Layer。

下面这种图就很清晰描述出M0和V0在物理实现连接中的作用。

相关推荐
数字硬鉴9 天前
PCIe Base Specification解析(八)
芯片设计·soc·pcie·arm架构·cpu设计
思尔芯S2C13 天前
Cost-Effective and Scalable: A Smarter Choice for RISC-V Development
fpga开发·risc-v·soc设计·prototyping
杰出的胡兵7 个月前
景芯SOC设计实战
面试·职场和发展·soc·芯片·数字后端·数字ic后端·芯片设计全流程培训
IC拓荒者8 个月前
数字IC后端设计实现十大精华主题分享
数字ic后端·数字后端培训·calibre lvs·clock tree·clock gating时序·innovus案例
IC拓荒者8 个月前
数字IC后端设计实现篇之TSMC 12nm TCD cell(Dummy TCD Cell)应该怎么加?
数字ic后端·数字后端培训·tsmc12nm·dummy tcd·tcd工艺校准·数字后端零基础入门·a55 a72 cpu
IC拓荒者8 个月前
芯片级IO (Pad) Ring &IP Checklist
esd·数字ic后端·ic后端培训·innovus零基础·io ring·pad ring·checklist
IC拓荒者8 个月前
数字IC后端实现常见的physical only cell都有哪些?如何添加这些cell?
数字ic后端·数字后端培训·physical cell·latchup栓锁效应·endcap cell·boundary cell·ic后端设计实现
IC拓荒者9 个月前
华为海思2025届校招笔试面试经验分享
经验分享·华为·面试·数字ic后端·ic秋招·海思校招面经·校招笔试面试
IC拓荒者9 个月前
IC数字后端实现之大厂IC笔试真题(经典时序计算和时序分析题)
数字ic后端·静态时序分析·数字后端培训·ic后端笔试题·ic秋招笔试真题·芯原ic后端笔试·时序timing分析
IC拓荒者9 个月前
数字IC后端实现之PR工具中如何避免出现一倍filler的缝隙?
数字ic后端·placement·ic后端培训·innovus零基础lab·innovus零基础·spacing rule·innnovus place