UDP--DDR--SFP,FPGA实现之指令监测模块实现如下图所示，为指令监测模块的运行框图 将指令设置为8bytes数据，故需要一个64位寄存器进行缓存，在进行数据缓存时，数据不可以输出至下一级模块，故对数据和有效指示信号也应该进行相应延迟，指令缓存8周期，检验一周期，为了数据的稳定输出，故延迟10周期，使用shift_ram ip实现该功能即可。 当监测到头部8个数据不属于指令数据后，进行有效数据输出，而若监测到为指令数据，则在输出有效信号置0，下一级模块即不会进行数据缓存，避免数据文件缓存错误。