agilex7

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？由于英特尔® Quartus® Prime Pro Edition 软件 23.1 版存在一个问题，在将 PHY Lite 用于并行接口Intel Agilex® 7 FPGA IP 时，无法在顶部子组上对锁相环（PLL）进行实例化。

加速可编程创新，2023年英特尔FPGA中国技术日披露全矩阵FPGA产品与应用方案在新场景、新应用海量增长的驱动下，中国本地市场对于FPGA产品的需求也在日益多元化和快速扩展。我们始终致力于以中国客户的实际需求为导向，基于领先的FPGA产品和软件为千行百业提供全场景的解决方案。——叶唯琛英特尔可编程方案事业部中国总经理