【INTEL(ALTERA)】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时,为何无法对 PLL 进行实例化?

说明

由于英特尔® Quartus® Prime Pro Edition 软件 23.1 版存在一个问题,在将 PHY Lite 用于并行接口Intel Agilex® 7 FPGA IP 时,无法在顶部子组上对锁相环 (PLL) 进行实例化。


解决方法

要变通解决此问题,可以在底部子组中以 34-35 或 36-37 的引脚索引实例化差分参考时钟输入。

而单个参考时钟输入只能在引脚索引为 34 或 36 的底部子组中实例化。

如果需要在顶级子库中实例化参考时钟输入,则必须将以下赋值添加到 Quartus® 设置文件 ( .qsf):

  • set_intance_assignment -name PLL_REFCLK_INPUT_TYPE NOT_BALANCED -to *arch_inst|phylite_clocking_inst|iopll_inst
相关推荐
hahaha60166 小时前
差模干扰 & 共模干扰
fpga开发
璞致电子7 小时前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案
fpga开发·fpga
我爱C编程10 小时前
基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNR
fpga开发·16qam·软解调·帧同步·卷积编码·viterbi译码
南棱笑笑生10 小时前
20250726让荣品的PRO-RK3566开发板使用TF卡启动
fpga开发
水果里面有苹果18 小时前
1-FPGA的LUT理解
fpga开发
千宇宙航1 天前
闲庭信步使用图像验证平台加速FPGA的开发:第二十七课——图像腐蚀的FPGA实现
图像处理·计算机视觉·fpga开发·图像腐蚀
小白到大佬2 天前
High Speed SelectIO Wizard ip使用记录
fpga开发·lvds·高速接口
嵌入式-老费2 天前
再谈fpga开发(fpga开发的几个特点)
fpga开发
范纹杉想快点毕业2 天前
基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程
c语言·开发语言·数据库·嵌入式硬件·qt·fpga开发·嵌入式实时数据库
YONYON-R&D3 天前
LAYOUT 什么时候需要等长布线?
嵌入式硬件·fpga开发