数字芯片

模拟IC攻城狮

华为海思校园招聘-芯片-数字 IC 方向题目分享——第六套华为海思校园招聘-芯片-数字 IC 方向（第六套） 1、影响芯片成本的主要因素是 Die Size 和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计：（） A. 错误 B. 正确解析：题目里已经说明了，“影响芯片成本的主要因素是 Die Size 和封装”，那么封装成本和什么有关呢，当然是散热了，功耗越大，散热装置要求越高，封装难度更大，成本要求更高，所以，功耗是和成本相关的。 2、reg [31:0] big_vect; 那么 big_vect

模拟IC攻城狮

华为海思校园招聘-芯片-数字 IC 方向题目分享——第五套(共9套，有答案和解析，答案非官方，仅供参考）（共九套，每套四十个选择题）华为海思校园招聘-芯片-数字 IC 方向（第五套） 1、下列选项中( ) 不是 veriog HDL 的关键字。（） A. tri B. for C. force D. edge 解析： tri、for 和 force 都是 Verilog HDL 的关键字，而 edge 不是。这些关键字的作用如下： tri：用于定义三态门，如 trior、trior、tristate 等。 for：用于编写循环语句，如 for loop、fo

模拟IC攻城狮

华为海思校园招聘-芯片-数字 IC 方向题目分享——第九套单选 1．以下低功耗措施中，哪种不是降低电路翻转率的方法? A.在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来 B.采用 Gray 码或 One‐hot 码作为状态机编码 C.减少电路中的 glitch D.重新安排“if‐else”表达试，可将毛刺或快变化信号移至逻辑锥体的前部 2.以下 Verilog 代码中，a=12，b=10.则 z 的运算结果为: Input [3:0]a; Input [3:0] b; output signed [7:0] z; wire signed

模拟IC攻城狮

华为海思2024春招数字芯片岗机试题(共9套）题目包含数字集成电路、System Verilog、Verilog2001、半导体制造技术、高级ASIC芯片综合、复杂SOC设计等等。

杰出的胡兵

12nm工艺，2.5GHz频率，低功耗Cortex-A72处理器培训“ 12nm工艺，2.5GHz频率，低功耗Cortex-A72处理器培训”本项目是真实项目实战培训，低功耗UPF设计，后端参数如下：

杰出的胡兵

芯片设计—低功耗isolation cell（一）低功耗isolation cell的目的低功耗架构设计需要前后端拉通规划，前端设计有PMU功耗管理单元，比如A模块电压常开，B模块电压可关断，那么请思考，当B模块关断电压后，B模块输出到A模块的信号是怎样的驱动力？会造成什么结果？