risc-v

飞凌嵌入式

1块集成了4核Cortex-A7高性能CPU、1颗RISC-V MCU、多种高速总线、还兼容树莓派的T153低成本开发板¥78能买到什么？也许是1顿工作餐，也许是2杯拿铁咖啡，也许是3条数据线......而飞凌嵌入式的答案是：1块集成了4核Cortex-A7高性能CPU、1颗RISC-V MCU、多种高速总线、还兼容树莓派的“全能小钢炮”——OK153-S12 Mini开发板。

加强洁西卡

【RISC-V】riscv64-linux-gnu工具链都有哪些工具riscv64-linux-gnu工具链是一套用于交叉编译 RISC-V 64 位 Linux 应用程序和系统软件的 GNU 工具集合。它通常由 GNU Binutils、GCC、GDB、GLIBC（或 musl）等组件构成，专为riscv64 架构、运行 Linux 操作系统的环境设计。

RISC-V VP 中 TLM 精度riscv-vp是基于SystemC TLM-2.0（Transaction Level Modeling）构建的RISC-V Virtual Prototype（虚拟原型）开源仓库，核心定位是为RISC-V架构提供灵活、可扩展的系统级仿真验证平台：

加强洁西卡

【RISC-V】.pushsection .popsection和.section .previous的区别规则如下：.pushsection 和 .popsection维护一个私有的段栈1、.pushsection行为：

加强洁西卡

【RISC-V】branch_test调用add_test陷入死循环的原因代码如下：原因：原本寄存器ra存储的是父函数branch_test的返回地址，call add_test的时候把ra寄存器改成了存储子函数的返回地址，即下一条指令（nop指令）的地址，但父函数走完call后走nop走ret，因为ra寄存器的值，又回到了nop，然后ret......陷入死循环。

从 “替代” 到 “超越”：信创系统架构师如何筑牢自主可控技术底座在信创产业从“政策驱动”向“价值驱动”转型的关键阶段，“自主可控”已不再是简单的技术替代目标，而是构建数字经济安全发展的核心根基。从金融核心交易系统的国产化迁移，到政务服务平台的全栈重构，再到能源、央企等关键领域的技术升级，信创建设正逐步摆脱“拿来主义”的替代思维，向“架构优化、性能超越、生态协同”的高阶阶段迈进。

思尔芯、MachineWare与Andes晶心科技联合推出RISC-V协同仿真方案，加速芯片开发思尔芯、MachineWare与晶心科技（Andes Technology）联合发布一款协同仿真解决方案，旨在应对日益复杂的RISC-V芯片设计。该方案融合了MachineWare的SIM-V虚拟平台、思尔芯的“芯神匠架构设计软件”与“芯神瞳原型验证系统”，以及Andes晶心科技的高性能AX46MPV RISC-V CPU核，为硬件与软件协同验证提供了统一的环境。

信创运维核心技术：国产化软硬件适配与故障排查全解析在信创产业“全栈替代、规模落地”的关键阶段，国产化软硬件已形成“芯片-操作系统-数据库-中间件-应用软件”的完整生态链路。飞腾、鲲鹏、龙芯等异构芯片架构规模化部署，统信UOS、麒麟OS、欧拉OS等国产操作系统深度渗透政务、金融、能源等核心领域，搭配达梦、人大金仓、东方通等国产组件，构建起自主可控的数字基础设施。然而，异构架构的复杂性、软硬件生态的差异性，使得国产化适配成为信创项目落地的第一道门槛，而适配过程中及后期运维的各类故障，更是制约系统稳定运行的核心瓶颈。

RISC-V架构抗辐照MCU在航天器载荷中的SEU/SEL阈值测试与防护策略摘要随着商业航天与深空探测任务的快速发展，航天器载荷系统对具备高性能、高可靠性与快速迭代能力的微控制器(Microcontroller Unit, MCU)需求日益迫切。传统抗辐照器件长期依赖封闭式架构，在成本效益、技术自主性及生态开放性方面面临显著瓶颈。RISC-V开源指令集架构凭借其模块化设计、可扩展性与活跃的产业生态，为宇航级MCU的研制提供了全新的技术范式。本文基于国科安芯AS32S601ZIT2型32位RISC-V架构MCU的系统性地面辐照试验数据，分析其在空间辐射环境下的单粒子效应(Singl

走向开放硅：Baochip-1x 的 RISC-V MCU 架构与工程实践在开源硬件领域，一款既有芯片级代码又可用于工程实践的项目并不多见。baochip-1x 就是这样一个鲜明例子：它是一个围绕 RISC-V 架构、绝大部分开源逻辑描述的 MCU（微控制器）项目。该项目的代码托管在 GitHub 上，并提供部分 RTL（硬件逻辑）源码，支持文档自动生成与功能仿真。

信创场景软件兼容性测试实战：适配国产软硬件生态，破解运行故障难题在信创产业“2+8+N”替代工程全面落地的背景下，政企单位已完成服务器、操作系统、数据库、中间件等核心基础设施的国产化替代。上层应用作为业务落地的核心载体，其与国产软硬件的兼容性直接决定信创替代的成效与业务连续性。当前，上层应用在国产操作系统（麒麟OS、统信UOS等）、国产数据库（达梦、人大金仓、巨杉等）、国产中间件（东方通、金蝶天燕、中创等）环境中，频繁出现闪退、功能异常、性能卡顿、数据不一致等兼容性问题，成为制约信创场景规模化推广的关键瓶颈。

全文 -- Chapter 1. Introduction -- The RISC-V Instruction Set Manual: Volume II第1章引言本文档描述了RISC-V特权架构，其涵盖了RISC-V系统中非特权指令集架构（ISA）之外的所有方面，包括特权指令以及运行操作系统和连接外部设备所需的其他功能。

飞凌嵌入式

全志T153处理器ARM+RISC-V的双核协作实测在嵌入式设备拼性能、拼响应、拼功耗的内卷时代，双核协作才是破局的关键。传统的对称多处理（SMP）架构已难以兼顾全场景需求，非对称多处理（AMP）异构架构正在成为行业主流，在这样的背景下，全志T153平台直接搬出ARM+RISC-V的“双核CP”：主打高性能计算的Cortex-A7核心运行Linux，聚焦高实时性任务的RISC-V E907核心运行RTOS，组成 “互补型搭档”。

Anolis OS 23.4 发布：全面支持 RVA23 RISC-V 架构，强化安全与云原生生态根据现有信息，Anolis OS 23.4 确实已于近期发布-1。这个版本的核心是全面支持 RISC-V RVA23 架构，并围绕安全、AI和云原生进行了大量更新。

采用粒子群算法针对含分布式能源的IEEE 33节点配电网进行无功优化研究含分布式能源的配电网无功优化，采用粒子群算法，IEEE33节点，无功优化最近在研究配电网的无功优化问题，发现接入分布式能源之后整个系统的运行方式变得复杂不少。传统的集中式补偿装置已经不够用了，得找点智能算法来动态调整。试了粒子群算法在IEEE33节点模型上跑优化，效果还挺有意思的。

MounRiver_Studio

RISC-V IDE MRS2进阶分享（一）：picolibc C标准库简介与使用今天分享一个使用MRS2开发、优化代码大小时可以尝试启用的 PICLIBC标准库，先上效果：以MRS2 CH32V307RCT（整型打印输出）工程为例，选择newlib-nano和PICOLIBC 分别为C标准库，输出结果如下。 Newlib-nano

MounRiver_Studio

RISC-V IDE MRS2使用笔记（十四）：用户反馈功能今天给大家带来MRS2用户反馈功能的分享，开发者们可以通过该功能向MRS技术支持提交：MRS2相关操作咨询、改进建议或嵌入式开发中遇到的问题，用户也可以将上述内容直接发送到MRS技术支持邮箱( support@mounriver.com )，通常会在一个工作日内得到回复。

MounRiver_Studio

RISC-V IDE MRS2进阶分享（二）：远程调试功能今天分享一个MRS2 远程调试的功能：该功能支持对远程源码与目标代码进行调试和下载，实现调试信息的远程回显与远程 I/O 控制，并且支持广域网/局域网的自适应连接，无需手动配置网络连接参数。同时，对通信传输和Flash下载过程采用双重加密机制，确保数据安全可靠。

高新打工人

RISC-V(四)：RV32F(RISC-V 32 位单精度浮点扩展指令集)RISC-V 的 RV32F 是 RV32I 基础整数指令集的单精度浮点扩展指令集（F = Single-Precision Floating-Point），专门提供32 位 IEEE 754 单精度浮点数的算术运算、比较、转换等操作，是 RISC-V 面向嵌入式、物联网等需要浮点计算场景的核心扩展（非必选，与 RV32D 双精度扩展互补）。

RISC-V 的开源魔力，让定制化算力零门槛在数字经济纵深发展的今天，算力已成为驱动产业革新的核心生产力。从智能手机的流畅运行到人工智能的深度训练，从工业设备的精准控制到物联网终端的互联互通，不同场景对算力的需求呈现出高度差异化的特征。然而长期以来，芯片设计领域被 x86 和 Arm 双寡头垄断，专有指令集架构的高授权费、封闭生态的技术限制，让无数企业和开发者的定制化算力梦想望而却步。