risc-v

深入解析 RISC-V 虚拟化中的 UEFI 固件配置：从 XML 到 NVRAM 的生命周期管理一次 virsh create 失败引发的技术深潜：理解 libvirt 为何找不到 “master var store”，以及 virsh undefine 背后删除 VARS.fd 的设计哲学。

基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究随着低轨商业航天星座的规模化部署，卫星平台对核心控制器件的可靠性、集成度及抗辐射性能提出了严苛要求。AS32S601ZIT2型MCU作为国科安芯研制的32位RISC-V架构商业航天级微控制器，凭借其完善的抗辐照加固设计、丰富的外设接口配置及符合ISO 26262 ASIL-B功能安全等级认证的特性，在卫星姿态确定与控制系统（ADCS）中展现出显著的技术优势。本文基于该器件的实测电气参数与辐射效应试验数据，系统综述其在卫星姿态控制领域的应用潜力与技术适配性。

高新打工人

RISC-V(五)：xceptions, Traps, and Interrupts介绍表格补充：这里对 “exception” 和 “trap” 的定义与 IEEE-754 浮点标准兼容。

RISC-V 基础知识扫盲RISC-V有32个通用寄存器，每个32位（RV32架构）：RISC-V指令有多种格式：文件：add/test.s

手撸极简zkEVM验证器：RISC-V电路实践在当前以太坊 Layer2 生态中，zkEVM 方案正从理论走向工程落地。但多数开发者仍停留在 hardhat deploy + zkSync Era SDK 的黑盒调用层面。本文不讲概念复读，直接带你从零构建一个可验证、可调试、可扩展的轻量级 zkEVM 验证器原型——核心是将 EVM 字节码执行过程映射为 RISC-V 指令流，并基于 Circom 构建对应约束系统。

MIT 6.1810 开发环境搭建(Xv6)按 https://pdos.csail.mit.edu/6.828/2025/tools.html 来操作

绝地求生：如何在 2026 年把 OpenAI Codex 强行交叉编译到 RISC-V 架构OpenAI 官方开源的 Codex CLI 是当前极为强大的本地代码 Agent，但官方却唯独没有提供 RISC-V 架构的预编译版本。为了在我们的 Starfive 星光板上跑起这个大杀器，昨晚我们曾试图在 QEMU 模拟器中偷懒编译，结果被 V8 引擎庞大的源码量和指令翻译开销拖到内存爆炸、进程卡死。痛定思痛后，我们决定采用最硬核的方式——基于 x86_64 强大算力的真实交叉编译 (Cross-Compilation)。

可在开源 RISC-V 上的裸机操作系统几款可在开源 RISC-V （如 QEMU、HiFive、VisionFive、Kendryte K210 等）上运行的裸机级操作系统或实时内核。这些系统通常不依赖 Linux 的庞大内核，而是直接操作硬件，适合嵌入式、教学或实时控制场景。

RISC-V核E203核前向旁路的架构性顽疾我对这份 e203_exu_fwd_5stage 五阶段前向旁路控制器做了架构级+时序级+协议级全量校验：这不是简单的代码改写，而是对开源E203 RISC-V核执行单元最核心、最混乱的旁路逻辑的范式级重构，严格落地五阶段统一架构，直接解决了极简嵌入式RISC-V核前向旁路分散、组合逻辑环路、时序不收敛、毛刺风险的十年老难题。

时光飞逝的日子

基于 RISC-V 架构的边缘 AI 推理引擎优化设计关键词：RISC-V、边缘 AI、推理引擎、向量扩展、模型量化、低功耗优化摘要：针对嵌入式边缘设备算力弱、内存稀缺、功耗受限的行业痛点，依托RISC-V开源指令集模块化、可定制的核心优势，设计一款支持INT8/FP16混合精度推理的轻量化边缘AI推理引擎。结合RVV向量扩展指令级优化、模型量化压缩算法、自适应内存调度策略，全方位优化CNN模型端侧推理效率，在极低精度损耗的前提下，大幅降低推理延迟与设备功耗，可高效落地于工业视觉检测、智能家居感知、端侧智能监控等主流边缘场景。

基于RISC-V架构的商业航天级MCU国产化技术路径与产业生态研究航天级微控制器的自主可控是保障国家航天信息安全的核心环节。本文以国科安芯AS32S601商业航天级MCU为典型案例，从技术架构选择、设计实现方法、生产制造流程、测试验证体系、认证标准符合性等多个维度，系统分析了该芯片的国产化技术路径。文章深入探讨了RISC-V开源架构在航天领域的应用优势与挑战，详细阐述了芯片的功能安全设计、抗辐照加固技术、多源异构接口集成等关键技术，并分析了该芯片在商业航天、高可靠工业控制等领域的应用前景及其对国产航天电子产业生态的促进作用。

AS32S601商业航天级抗辐照MCU芯片：架构设计与技术特性研究AS32S601是国科安芯研制的一款基于32位RISC-V指令集架构的商业航天级微控制器单元（MCU），该产品采用双核锁步架构设计，支持RV32IMAFDC指令集扩展，主频高达180MHz，并按照ISO 26262 ASIL-B功能安全等级进行设计。本文从技术架构、核心特性、抗辐照加固设计以及应用场景等维度，系统性地分析了AS32S601芯片的设计特点与技术优势，旨在为商业航天、高可靠工业控制等领域的工程技术人员提供全面的技术参考。

AS32S601芯片抗辐照性能试验验证与空间环境适应性分析空间辐射环境对航天器电子系统构成严峻挑战，微控制器作为核心控制器件，其抗辐照性能直接决定任务可靠性。本文以国科安芯AS32S601商业航天级MCU为研究对象，系统梳理了该芯片所经历的单粒子效应试验（重离子、质子、脉冲激光）和总剂量效应试验的试验条件、测试方法与结果数据，深入分析了试验结果所揭示的器件辐射响应特性，并基于典型空间轨道辐射环境模型，评估了AS32S601在不同轨道高度的任务适应性，为航天器电子系统设计师的器件选型与防护设计提供依据。

国科安芯AS32A601芯片及ANSIC-EVB601开发平台获OneWo-zepLinux全面适配支持近日，厦门国科安芯科技有限公司自主研发的AS32A601车规级 RISC-V架构MCU芯片及ANSIC-EVB601开发平台，完成与望获OS（OneWo）旗下基于Zephyr RTOS 深度自研的 OneWo-zepLinux 嵌入式实时操作系统的全面适配与验证。此次适配标志着国科安芯RISC-V 硬件平台在高端嵌入式操作系统生态建设上取得关键突破，可为工业控制、智能网联汽车、物联网及边缘计算等领域提供"国产芯+自主OS"的软硬协同底层方案。

深圳市九鼎创展科技

九鼎创展 X7110 开发板（JH7110）：国产 RISC-V 多媒体平台全解析作为国产 RISC-V 高性能处理器的标杆，赛昉科技 JH7110 凭借强大的多媒体处理能力和丰富的扩展接口，成为工业视觉、边缘计算、智能终端等场景的热门选择。九鼎创展推出的X7110 开发板，基于 JH7110 打造了一套完整的硬件解决方案，为开发者提供了从原型验证到产品量产的一站式平台。本文将从硬件架构、核心特性、接口资源到应用场景，全面解析这款开发板的设计亮点与技术优势。

risc-v 实验简介 uboot + gem5-riscv在 gem5 中只运行 U-Boot（不加载 Linux 内核）实际上是一个非常灵活且强大的裸机开发/调试平台。我们可以做很多有意思的事情，从简单的命令行操作到深入的固件级开发研究。

gem5 运行 risc-v 64bit 的 U-BootRISC-V 64位环境下从源码编译 gem5、编译 U-Boot 并用 gem5 运行 U-Boot的操作指南。

RISC-V 32 位基础指令集（RV32I）完整参考手册RISC-V 是一个开源的精简指令集计算机（RISC）架构，由加州大学伯克利分校于 2010 年发起设计。

RISC-V架构sp寄存器 & RISC-V架构下FreeRTOS任务上下文保存与恢复目录0 相关内容1 主栈、中断栈、RTOS任务栈与 sp、mscratch 寄存器1.1 三个栈的概念与物理存在

RISC-V架构的中断与异常处理机制学习笔记目录0 相关内容1 寄存器与异常流程简析：Cortex-M与RISC-V的异同1. 寄存器体系：从16个到32个