risc-v

开放指令集的空间之路：RISC-V微控制器在商业航天中的生态价值与自主性评述摘要航天控制软件的服役周期通常长达五至八年，远超单一代处理器产品的市场生命期，指令集架构的开放性与工具链的可持续性因此成为选型中的战略变量。本文从指令集生态、调试与开发体系、产品谱系与国产化三个层面，评述开放指令集微控制器在商业航天中的价值与边界，并以国科安芯AS32X601系列（含商业航天级型号AS32S601ZIT2）为例展开分析。该系列基于32位RISC-V指令集与自研E7内核，最高工作频率180 MHz，集成浮点单元与带ECC的一级缓存；AS32S601ZIT2采用LQFP144封装，工作温度-5

潜创微科技

CH592：集成 BLE 的青稞 RISC-V 无线 MCU一、市场背景与产品定位近年来，智能家居、传感网络与便携医疗设备的普及，让"无线连接加通用控制"从可选项变成了标配。传统做法是 MCU 外挂一颗蓝牙模组、再接一颗 USB 收发器，不但 BOM 成本高，占板面积也吃不消。RISC-V 架构的成熟让国产 MCU 在同等功耗下拿下更高主频与更好生态，而 BLE 5.x 的 2Mbps 速率与更远的连接距离，也足以覆盖多数低功耗场景。CH592 正是这一趋势下的产物：沁恒微电子（WCH）把它做成 CH592/CH591 家族的全功能版本，在单芯片内整合 BLE 通

学习：RISC-V 虚拟化/H 扩展语境 VTW 和 VTVMRISC-V 虚拟化/H 扩展语境 VTW 和 VTVM，它们都在 hstatus 里，是 mstatus 中 TW / TVM 的“虚拟化版本”，只对 VS-mode 生效，触发的是 Virtual Instruction Exception（不是 Illegal Instruction）。

潜创微科技

CH591：成本优化的青稞 RISC-V 无线 MCU一、市场背景与产品定位在大规模量产的物联网终端里，成本与板面积是硬约束。很多产品其实用不到触控与 I2C，BLE 加 USB 加基础控制就已经够用，如果用全功能 MCU，等于为用不上的资源持续买单。RISC-V 架构让国产 MCU 能以更低单价提供 32 位性能，正在逐步替代传统 8 位、16 位方案。CH591 正是面向这类"够用就好"的量产场景而生：它是沁恒微电子（WCH）CH592/CH591 家族的精简版本，同样是一颗集成 BLE 无线通讯的 RISC-V MCU，在保留 BLE、USB、段式 L

【元婴·94】ARM vs RISC-V大战码农修仙传 · 元婴期 · 第18篇我是玄芯散人，带你从炼气修到大乘。上一回我们讲过，CPU 的指令集架构（ISA）是这片修真世界的天地法则——x86、ARM、RISC-V 是三套不同的法则体系。x86 宗立派数千年（Intel/AMD 坐镇 PC 和服务器），ARM 在移动界一统江山，但真正有意思的大战，正在 ARM 和 RISC-V 之间展开。

紫荆M100，RISC-V开源架构，工业控制，电机驱动，国产替代M100芯片是一款专为汽车工业领域而设计的高性能集成电路，旨在为汽车制造商和系统集成商提供全面的解决方案。该芯片以其卓越的性能、灵活的外设配置、宽压供电范围以及宽的工作温度范围，为客户提供高可靠性和高性价比的解决方案。

立方星与微纳卫星综合电子微型化趋势下的抗辐射MCU选型综述立方星与微纳卫星凭借标准化、低成本、快迭代的优势，已成为商业航天技术验证与科普教育、遥感增强组网的重要载体。受限于整星的体积、功耗与成本预算，微纳卫星的综合电子系统追求以单芯片实现星务管理、电源管理与遥测采集的高度集成，同时必须在不可维修的在轨环境中维持可接受的可靠性水平。本文剖析微纳卫星综合电子的约束谱系与技术演进，讨论商用货架器件与专用抗辐射器件的权衡逻辑，并结合国科安芯AS32S601型商业航天级MCU的数据手册与四类辐照试验报告，评估其作为微纳卫星一体化控制核心的适配性。该器件在LQFP144封装

RISC-V 指令集与机器码：从 32 位编码到程序执行本文面向第一次系统接触指令集的读者，回答四个核心问题：指令集架构（Instruction Set Architecture，ISA）定义软件可以向处理器发出哪些命令，以及每条命令的二进制编码和可见行为。

CH32L103低功耗RISC-V MCU的集成外设与选型参考CH32L103是一款基于青稞RISC-V4C内核的工业级低功耗通用微控制器，支持96MHz系统主频，内置USB和PD PHY，支持PDUSB，涵盖USB主机、USB设备、USB PD及Type-C快充功能。芯片还集成了低功耗定时器、运放、电压比较器、多组串口、I2C、SPI、CAN、12位ADC和TouchKey等外设，适合需要低功耗与多种通信接口的嵌入式场景。

国产32位CH32V系列RISC-V单片机CH32V系列并非单一型号，而是一条覆盖不同算力档位的RISC-V单片机产品线。入门侧以CH32V103为代表，基于青稞V3A处理器，主频80MHz，片上集成64KB Flash与20KB SRAM，供电范围宽达2.7V~5.5V，可直接兼容5V系统；配合1路USB2.0全速主机/设备接口、16路12位ADC与16路TouchKey，适合成本敏感的传感器节点与小家电控制。

OpenAnolis小助手

报名倒计时3天！2026 RISC-V Summit 中国峰会龙蜥生态分论坛亮点抢先看当 AI Agent 成为数据中心的新负载，算力的重心正从“通用计算”转向“面向智能体的计算”。Agent 编排、推理调度、上下文处理等负载对 CPU 的核数、内存带宽与能效提出了全新要求——这正是 RISC-V 凭借开放指令集与自定义扩展能力，切入服务器与云计算的时代窗口。Agentic CPU，由此成为一个值得产业共同定义的新命题。

零门槛上手的RISC-V项目：nerv(附Verilog-vs-SysVerilog)nerv这个项目同样是编写了Makefile的verilog项目，不过它的项目显示是用SystemVerilog而不是verilog，然而又又又没有用到SystemVerilog区别于verilog的特殊语法，比如logic变量，或者interface接口声明，或者interface接口中的modport，或者结构体struct及用于多个信号打包在一起类似于struct的pack，也也也没有区别于always@*的always_xxx这种增强的语法关键词，但文件名却是.sv文件。

零门槛上手的RISC-V项目：蜂鸟e203(附RTL-Hierarchy欣赏小技巧)chipcamp@chipcamp:~/src/riscv$ cat /etc/os-release ##ubuntu22系统@十年旧机器。 PRETTY_NAME="Ubuntu 22.04 LTS" NAME="Ubuntu" VERSION_ID="22.04" VERSION ="22.04 (Jammy Jellyfish)" VERSION_CODENAME=jammy ID=ubuntu ID_LIKE=debian HOME_URL="https://www.ubuntu.com/" SU

商业立方星平台中高集成度抗辐射MCU的功耗优化与批量化应用可行性探讨立方星（CubeSat）作为标准化、模块化的微小卫星平台，以其低成本、短周期和高灵活性的特点，已成为商业航天领域最具活力的细分市场之一。从最早的1U立方星发展到如今的6U、12U甚至更大尺寸平台，立方星承担的任务从简单的技术验证逐步扩展到地球观测、通信中继、科学探测和商业服务等多个领域。然而，立方星平台严苛的体积、质量和功耗约束对星上电子系统的设计提出了独特挑战：在仅有数瓦至数十瓦的功率预算和数百立方厘米的容积限制下，如何实现足够的数据处理能力和控制功能，同时满足空间辐射环境下的可靠性要求，是立方星电子系

RISC-V RVV向量性能调优实战——LMUL与SEW参数选型、访存瓶颈判断与微基准方法SEW 与 LMUL 是软件唯一能在运行期改变的旋钮，二者的影响方向如下：需要先建立一个基础认知：LMUL 与 SEW 的组合受 LMUL×SEW ≤ VLEN 约束，因此"更大 LMUL"并不总是可行——SEW=64 时 LMUL 的上限往往是 8 的一半甚至更低，具体取决于实现的 VLEN。

星载通信载荷信号处理中抗辐射微控制器的选型与适应性分析一、引言商业航天时代的来临使得卫星通信载荷的设计范式发生了深刻变革。传统的以政府主导、成本不敏感为特征的大卫星平台逐渐被以批量化生产、快速部署、成本控制为核心诉求的商业小卫星所取代。在这一背景下，星载通信载荷中的信号处理与控制单元对核心处理器件的选型提出了既要满足空间环境可靠性要求、又要兼顾成本与供应链可控性的双重挑战。微控制器单元（MCU）作为通信载荷中实现协议处理、基带控制、射频前端配置以及健康管理等功能的关键器件，其抗辐射性能和工作稳定性直接影响载荷的在轨服务寿命。厦门国科安芯科技有限公司推出的AS

RISC-V RVV向量编程模型机制解析——vsetvl配置、掩码与尾元素策略及长度无关编程RVV（RISC-V Vector Extension）与前代 SIMD 指令集在编程模型上存在本质差异：RVV 面向长度无关（vector-length agnostic）设计，同一份二进制代码需要能在不同向量宽度（VLEN）的实现上正确运行。这一取舍带来可移植性的同时，也把配置管理、尾元素处理等职责交给了软件。本文从寄存器与配置三要素出发，梳理 vsetvl 族的使用模式、LMUL 与 SEW 的约束关系、掩码与尾元素策略，最后落到分块循环的工程写法与常见问题。

RISC-V电源管理与低功耗实战——WFI指令、电源域划分与唤醒路径设计此前各篇讨论的是性能与正确性，本文转向另一个方向的约束：功耗。在电池供电的端侧设备与需要长期在线的嵌入式场景中，功耗通常是比峰值性能更硬的指标。RISC-V 在这一层的规范约束相对有限——规范只定义了少量接口（如 wfi 指令、时间计数器的恒定频率要求），其余机制留给平台实现，因此软件需要先明确"芯片提供了什么"，再谈策略。本文按功耗杠杆、空闲管理、电源域、动态调压调频、唤醒路径、测量的顺序展开。

Spike-pk在RISC-V RTL开发验证中的应用：黄金参考基准【一】、在看 RISC-V 的模拟器 spike 和 riscv-pk（或简称 spike-pk）这一套东西，挺神奇的，以前有个印象，这个东西在 RTL 开发中的应用，主要就是作为参考基准，和 RTL 上的数字电路设计的仿真进行比对，以找到 RTL 可能存在的对 RISCV 指令集设计实现上的错误。这在 picorv32 里似乎找到了，因为它有使用 spike 的仿真结果和其它结果比对，典型的是在 picorv32/scripts/csmith/Makefile 中，发现了大量的使用比较的方法，其中有一个

Vortex CUDA 生态适配:让 CUDA C、CUTLASS 与 Triton 在 RISC-V GPGPU 上运行术语约定(全文通用): SIMT = Vortex 的 SIMT/向量 ALU 通路(VPU,32 lane/warp); TCU = Tensor Compute Unit(张量计算单元,TFR 型,对应 NVIDIA Tensor Core); DXA = Vortex 的张量拷贝/DMA 引擎(对应 NVIDIA 的 TMA / cp.async.bulk)。