risc-v

设计 RISC-V PLIC 中断嵌套：threshold 一个寄存器当“优先级闸门“设计一套 RISC-V 中断嵌套，核心就一件事：把 PLIC 的 threshold 当"优先级闸门"。claim 之后设成当前中断的优先级，硬件自动只放行更高优先级的中断，抢占式嵌套就落地了。全文按"目标 → 约束 → 选型 → 决策 → 落地 → 权衡"走一遍。

Python周刊2026W36 | Python 3.15候选版、RISC-V获CPython支持、PEP 843、asyncio修复Python 3.15候选版、Wheel变体规则与RISC-V获CPython正式支持；并发和asyncio网络可靠性修复、libexpat与AST安全加固；PEP 843、Wagtail 8.0及Stackless Python迁移。

ESP32-WROVER-IE-N4R8：外接天线+8MB内存，专治信号焦虑最近在做一个工业数据采集的项目，设备要装进金属机柜里，PCB板载天线基本就废了。选型时看上了乐鑫的ESP32-WROVER-IE-N4R8，折腾了几天开发板，有些体会值得记下来。

RISC-V APLIC 中断模块总结——第二篇APLIC 寄存器按功能分成几大区。日常配置中断只用到其中一小部分，其余是版本/安全/诊断寄存器。先看"必须重点关注的"，再附完整映射表。

FreeRTOS 在 RISC-V 上是如何“点火“的 —— 从 main() 到第一个任务的完整链路一个典型的 FreeRTOS 应用的 main() 长这样：vTaskStartScheduler() 之后再也不会回来。这句话的字面意思，正是本文要解释的全部内容：调度器启动的过程，本质上是一次"乾坤大挪移"——CPU 从"跑 main 的裸机世界"被切换到"跑任务的世界"，而执行这次切换的每一步关键代码，都在 port 层（移植层）里。

RISC-V APLIC 中断模块总结——第一篇APLIC = 高级平台级中断控制器（Advanced Platform-Level Interrupt Controller），是 RISC-V 高级中断架构（AIA / RTIA）里放在 SoC 侧、专门采样外设有线中断、按优先级仲裁、再打包成 MSI 消息发给 CPU 的那个硬件。

小卫星综合电子系统中功能安全与抗辐射加固的协同设计研究综合电子系统（Integrated Electronic System，IES）是现代小卫星平台的核心组成部分，其功能涵盖星载计算机、数据管理、姿态控制、电源管理、热控管理及通信管理等多个分系统的集成与协同。与传统的大卫星采用分立式架构不同，小卫星和立方星为了降低质量、体积和成本，倾向于将多个功能集成于较少的电子单元中，由高性能MCU或SoC统一承担多任务处理职责。这种集成化趋势对核心控制器件的可靠性和安全性提出了更高的要求。

小卫星综合电子系统中RISC-V抗辐射MCU的功能安全与多接口集成架构分析近年来，以小卫星（SmallSat）和立方体卫星（CubeSat）为代表的商业航天器呈现出功能密集化、体积小型化和成本可控化的发展趋势。传统卫星平台中各分系统独立配置专用控制单元的"烟囱式"架构，已难以适应小卫星在有限体积、重量和功耗约束下实现多功能集成的需求。综合电子系统（Integrated Avionics System, IAS）架构应运而生，其核心思想是通过高集成度的通用计算平台，以软件定义的方式承载姿态控制、电源管理、热控、测控数传等传统分系统功能，从而最大限度地复用硬件资源、减少互连接口、提

PendSV与RISC-V trap——上下文切换的两种设计哲学TL;DR：PendSV是Cortex-M3为RTOS量身定做的"可挂起的最低优先级异常"——硬件替你锁存切换请求、压8个寄存器、双栈指针自动分家。RISC-V没有这个专属机关，只有一套通用trap机制——硬件只记三个CSR，31+2个寄存器全靠软件压栈，栈分家靠mscratch约定。但深挖下去两者惊人地同构：M3的"pend位"对应RISC-V的"mip挂起位+mret门控"，SVC对应ecall，PSP/MSP对应mscratch。差异的本质不是功能缺失，而是ARM把RTOS的需求烧进硬件，RISC-

竖插专用：ESP8684-WROOM-07-H2X模组上手记录这个模组跟之前看的06C有点不一样。WROOM-07最大的特点是竖插设计，专门用来波峰焊垂直插在PCB板上的，尺寸只有8.5×12.7×2.6mm，比06C小了一圈。代价也很直接——可用GPIO从14个骤降到3个。

LittleFS 嵌入式文件系统机制拆解与某 RISC-V MCU 实测配置做嵌入式的同行大概都遇到过这种返修：客户反馈设备用着用着配置丢了，或者 OTA 升级中途断电后板子再也起不来。查下来根因十有八九落在 Flash 文件系统上——要么掉电写坏了 FAT 表，要么某个扇区被写穿。FAT 不抗掉电，裸写 Flash 不耐磨，这俩坑在量产面前迟早要还。这篇文章拆解 LittleFS 怎么从根上解决这俩问题，并拿某款 RISC-V MCU 的 SDK 实测配置做案例，讲清楚每个配置项为什么这么填。

把玩ESP8684-WROOM-04C-H4X：一颗耐高温的RISC-V小钢炮前阵子帮朋友做一个户外环境监测的项目，需要找一款能扛住夏天暴晒和冬天低温的无线模组，还不能太贵。翻了一圈，最后锁定了乐鑫这颗ESP8684-WROOM-04C-H4X。把玩了一阵子，简单聊聊我对它的看法。

硅农程序猿

从需求到硅片｜一文讲清数字芯片设计流程半导体行业属于分工非常明确的行业，通常需要fabless 用于讲想法转换成可以用于制造的GDSII 图纸，然后交给foundary 厂通过光刻机制造出裸die ，再进行封装、测试，然后才能真正走向市场。

ESP32-WROVER-B-N8R8：8MB PSRAM加持的经典双核模组，现在还值得选吗？最近翻库存翻出几片ESP32-WROVER-B-N8R8的模组，想起前两年用它做过一个带屏的网关项目，体验还不错。这个型号在乐鑫产品线里算得上经典款了，虽然现在官方标注是“不推荐用于新设计”，但存量市场和特定场景下依然有不少人在用。今天就来聊聊这颗模组的参数、定位和适用场景。

GK7205V300芯片深度解析：H.265低功耗视觉主控，助力安防监控高效选型在视觉感知与边缘计算深度融合的产业浪潮中，主控芯片的选型直接决定着终端产品的性能上限与市场响应速度。特别是在安防监控、智能家居及工业机器视觉领域，成像质量、编码效率与功耗控制的平衡，始终是研发工程师关注的核心命题。针对这一市场需求，国科微推出的GK7205V300低功耗多媒体SOC芯片，凭借其出色的规格设计与高性价比，正在成为众多智能视觉设备的主流选择。

在昉星光2（RISC-V）上构建每日短视频自动生成器作为一个短视频爱好者，我一直希望能有一个“每日自动生成视频”的工具——每天早晨起来，就能看到一条包含当日新闻或正能量的短视频，同时还能练习RISC-V平台的应用开发。经过几天的折腾，我终于在昉星光2上实现了这一目标。

聊聊ESP32-C3-WROOM-02-N8这颗8MB Flash的RISC-V模组这颗模组用的是乐鑫自研的ESP32-C3芯片，32位RISC-V单核处理器，最高主频160MHz。内存方面，片上集成了384KB ROM、400KB SRAM（其中16KB用作缓存）和8KB RTC SRAM。关键是Flash容量从常见的4MB升级到了8MB，这在需要OTA升级或者跑复杂协议栈的场景下是个很实在的提升。

耐高温小钢炮：ESP32-C3-MINI-1U-H4模组选型分享这颗模组用的是RISC-V 32位单核处理器，主频160MHz，性能对于数据采集上报这种活儿足够用了。存储配了4MB Flash、384KB ROM和408KB SRAM。无线支持2.4GHz Wi-Fi 802.11b/g/n和蓝牙5.0 BLE，配网和数据传输都能兼顾。

卫星星务计算机数据管理中SEU容错机制的技术实现研究——以AS32S601存储器ECC架构为例星务计算机（OBC）作为卫星平台的数据管理与控制中枢，负责整星任务调度、遥测数据组包、遥控指令分发及星上时间管理。其存储器系统在空间辐射环境中持续遭受高能粒子轰击，单粒子翻转（SEU）导致的存储位错误是威胁星务计算机可靠性的首要因素。本文以国科安芯AS32S601ZIT2型商业航天级MCU为研究对象，结合脉冲激光单粒子效应试验与重离子单粒子效应试验获取的SEU敏感性数据，深入分析该器件在SRAM、Cache及Flash存储器中集成的ECC保护机制的技术原理与纠错能力，探讨其在卫星星务计算机数据管理任务中的

RISC-V AI加速器SoC行业研究报告：开放架构赋能AI芯片，高增赛道开启国产化新机遇基于RISC-V的AI加速器SoC是新一代异构智能半导体核心产品，以开源RISC-V指令集架构为核心基底，搭载NPU、CNN加速器、KPU、DSP/VPU等AI算力单元，融合向量与张量计算扩展、高速片上互联、片上大容量SRAM及低功耗电源管理模块，可高效承载端侧与边缘侧AI推理、视觉识别、语音交互、传感器融合、智能控制、轻量化大模型部署等多元化任务。