risc-v

FPGA+RISC-V架构解析：构建高效传感器数据采集系统在当今嵌入式系统开发领域，FPGA与RISC-V的结合正成为一股不可忽视的技术趋势。这种组合兼具硬件可编程性和处理器灵活性，为物联网、工业自动化和智能设备提供了强大的技术基础。本文将深入探讨如何利用FPGA+RISC-V架构实现外设通信与传感器数据采集的完整解决方案。

电子科技圈

IAR与Quintauris携手推进RISC-V汽车实时应用的功能安全软件开发全球领先的嵌入式系统开发软件解决方案供应商IAR今日宣布，与全球RISC-V解决方案供应商Quintauris正式建立合作伙伴关系。

RISC-V RV32MCU 架构、启动与运行机制深度剖析RISC-V RV32MCU 架构、启动与运行机制深度剖析第一部分：基础与启动：让芯片“跑起来” 第1章：RV32IMC：RISC-V的嵌入式基石 • 1.1 RISC-V设计哲学与RV32I基础指令集精讲 • 1.2 关键扩展：RV32M乘除指令与RV32C压缩指令 • 1.3 编程模型：寄存器组、ABI调用约定与内存地址空间 • 1.4 实践：链接脚本解析与C代码到汇编的映射分析

RISC-V MCU 串口通信记录 —— 基于Genesys2串口参数设置：对于115200波特率，发送一位的时间为1/115200=8680ns，对于100MHz主频为868个时钟周期，对于90MHz主频约为781个时钟周期，这里设置baudrate计数最大值为781，计数每达该值时波特率时钟tick进行翻转，在tick上升沿采样(rx)或发送(tx)数据。

芯片开发验证之RISC-V编译器：绕过构建的烦恼，直接用Arduino的0、背景。----https://gitee.com/mirrors/riscv-gnu-toolchain

[特殊字符] RISC-V实战：从0到100+FPS！进迭时空(Spacemit)开发板YOLOv8部署终极指南摘要：本文将带你从零开始，在进迭时空（Spacemit）的RISC-V开发板上，完成一个完整的端侧AI视觉项目。我们将通过SSH连接，一步步实现USB摄像头的连接与画面获取，部署主流的YOLOv8目标检测模型，并深入解决一系列环境配置、系统库依赖、DNS网络故障、模型版本不兼容等“天坑”。最终，我们将榨干硬件性能，通过NPU量化加速，将FPS从个位数提升至极致，并探讨如何在速度与精度之间找到最佳平衡点。这不仅仅是一份教程，更是一份详尽的嵌入式AI部署实战排雷手册。

Linux进程间通信三System V 共享内存完全指南原理系统调用与 C 封装实现💝💝💝欢迎莅临我的博客，很高兴能够在这里和您见面！希望您在这里可以感受到一份轻松愉快的氛围，不仅可以获得有趣的内容和知识，也可以畅所欲言、分享您的想法和见解。持续学习，不断总结，共同进步，为了踏实，做好当下事儿~ 非常期待和您一起在这个小小的网络世界里共同探索、学习和成长。💝💝💝 ✨✨ 欢迎订阅本专栏 ✨✨

飞凌嵌入式

【玩转多核异构】T153核心板RISC-V核的实时性应用解析在智能硬件功能持续升级的当下，传统单片机以及传统的MPU都面临着“力不从心”的困境——多网络协同、多串口并发、多通道无线通信等复杂需求，以及文件管理、数据加密、人机交互、数据压缩等增强功能，单核方案已难以全面承载。

卡奥斯开源社区官方

NVIDIA CUDA全面支持RISC-V深度解析：技术原理、开发实操与生态红利2025年11月12日，RISC-V国际峰会现场，NVIDIA发布的一则重磅公告彻底改写了异构计算生态格局——CUDA平台正式实现对RISC-V指令集架构的全栈支持。这不仅意味着全球最成熟的并行计算生态（CUDA）与最具活力的开源架构（RISC-V）完成历史性对接，更标志着开发者将迎来"开源硬件定制化+通用算力标准化"的全新开发范式。本文将从技术底层逻辑、开发工具链实操、典型场景落地三个维度，为CSDN开发者拆解这一变革的核心价值与实践路径。

爱喝矿泉水的猛男

单周期Risc-V指令拆分与datapath绘制目标：对照risc-v手册，实现并调试自研单、多周期处理器本次实验要实现下面指令：注意 Risc-V的指令构成与MIPS指令并不一样： I-Type 指令：

FreeRTOS 在 AS32系列RISC-V 架构MCU电机驱动中的应用实践与优化在电机驱动系统中，硬件层的性能是决定整体控制精度与响应速度的核心基础。国科安芯推出的 AS32系列 RISC-V MCU ，主频可达 180MHz ，内置双精度浮点运算单元（ FPU ），能够高效处理电机控制中 PID 调节、坐标变换（如 Clark 变换、 Park 变换）等复杂浮点运算。外设方面，该芯片集成 12位 2MSPS 高速 ADC 模块，支持多达 16路模拟输入，可同时采集电机三相电流、母线电压等关键参数，采样误差小于 ±0.5% ，为电机闭环控制提供精准的数据输入； 6通道 32 位 PW

沁恒 RISC-V 蓝牙芯片 Flash 分区管理及操作要合理使用一块芯片，熟悉其内部 Flash 的分区管理是必不可少的。本文我们说明一下沁恒 RISC-V 蓝牙芯片 Flash 的分区以及读写操作。

沁恒微 RISC-V 蓝牙芯片低功耗测试作为一款 ble 蓝牙芯片，低功耗工作模式必不可少。本文以 CH585 为例，测试一下沁恒微 RISC-V 蓝牙芯片的低功耗模式。

阅读 RISC-V 手册32或64bit的地址空间(也就是4GB或者16EB而后者往往只是理论内存容量，往往不会接满，这是因为硬件往往没有这么大的内存，以及操作系统也不会让程序看到这么大的地址空间，程序看到的最大地址空间由不同种类的ISA决定)，这个数值通常也是通用寄存器与PC的位宽

CH585 高速 USB模拟 CDC串口应用示例上一篇文章我们介绍了 CH585 串口的使用，里面提供了一个一般应用的示例，正好在那个示例基础上有了一个新的需求，需要使用高速 USB 模拟 CDC 串口实现串口数据交互功能。

freertos系统中如何生成随机数以及保证随机性？freertos下如果使用加密、签名、SSL都需要用到随机数。linux下获取随机数很简单，C库已经提供了APIrand()，使用srand先设置好一个种子，通常使用系统时间，然后调用rand函数生成伪随机数序列。但是freertos没c库，所以需要自行实现random函数，核心是随机算法和随机种子，随机算法比较好实现，难点是随机种子的生成，freertos也没有time函数，如何生成一个具有随机的随机种子是本文着重探讨的。

乐鑫推出的第三颗RISC-V物联网芯片ESP32-H2，融合蓝牙与Thread技术！在智能家居设备呈现爆发式增长的今天，设备间的互联互通成为制约行业发展的关键痛点。乐鑫科技于2021年推出的ESP32-H2物联网芯片，以其独特的双模无线连接特性，为物联网开发者提供了全新的解决方案。

RISC-V开源处理器实战：从Verilog RTL设计到FPGA原型验证在芯片设计领域，RISC-V架构正以其开源免授权、模块化扩展和极简指令集三大优势重塑行业格局。与传统闭源架构不同，RISC-V允许开发者自由定制处理器核，从嵌入式微控制器到高性能服务器芯片均可覆盖。本文以Xilinx Vivado 2025工具链和蜂鸟E203处理器为核心，完整呈现从Verilog RTL设计到FPGA原型验证的全流程，为嵌入式工程师和硬件爱好者提供一套可复现的实战指南。

做一个快乐的小傻瓜

易灵思FPGA的RISC-V核操作函数本文主要针对西安电子科技大学电子工程学院的FPGA实验，使用的是易灵思的T20F256开发板。主要补充一些RISC-V的操作函数。