risc-v

CH32V208蓝牙内部带运放32位RISC-V工业级微控制器CH32V208CBU6、CH32V208GBU6开发板原理图和PCBCH32V208CBU6立创格式的开发板上述链接可下载，官方文件进行了转换，使用前请仔细核对。 CH32V208CBU6原理图，上述图片为芯片部分。已进行DRC。 CH32V208CBU6 PCB三维图，上述图片为芯片部分。已进行DRC。

opencv 中 phaseCorrelate 方法融合图像拼接融合后结果:FR：徐海涛(hunkxu)

黄交大彭于晏

risc_v_boot - RISC-V 的引导是什么样的？好的，同学们！今天我又收到了一份新任务，你把字幕给我了，我会用上课时的亲切风格，把这些内容整理成一篇 Markdown 博客，帮你快速回顾 RISC-V 体系结构下的固件和操作系统引导过程。标题用文件名加数字，逻辑清晰，还会加上流程图、代码和生活化例子，让你学得轻松又明白！文件名我没看到具体的，就先假设是 risc_v_boot，如果不对你告诉我哦～下面就是博客内容啦！

老子姓李！

【GD32】《当RISC-V撞上Wi-Fi 6：GD32VW553的“芯“动初体验》嘿！各位电子界的探险家们，今天我要带你们解锁一个「性能怪兽」——GigaDevice家的GD32VW553！它可不是普通的MCU，而是一个自带Wi-Fi 6和蓝牙5.2的「双频狂魔」，内核还是RISC-V架构的「开源小王子」。想象一下，用这颗芯片搞物联网项目，就像给设备装上了火箭推进器，既能飙速（160MHz主频警告！）又能省电（低功耗模式？拿来吧你！）。最离谱的是，它连代码都不用你从头肝，官方SDK直接白给！今天我们就来扒一扒它的「芯」事，顺便用LED闪瞎…啊不，点亮世界！

聊一聊：ARM与RISC-V架构在芯片架构的璀璨星空中，ARM 与 RISC-V 架构格外耀眼，它们深刻塑造了当下的科技产品版图。今天，就让我们一同深入探究这两种架构的奥秘。

RISC-V汇编学习（五）—— 汇编实战、GCC内联汇编（基于芯来平台）高级编程语言如C、C++、Java、Python等已经极大地简化了软件开发的过程，并且在大多数应用领域中提供了足够的抽象层次来隐藏底层硬件细节，但在某些特定场景下，汇编语言仍然不可或缺。以下是几个这样的特殊应用场景：

RISC-V汇编学习（四）—— RISCV QEMU平台搭建（基于芯来平台）无论是x86架构还是ARM架构的汇编代码，都需要在对应架构的物理芯片或兼容的模拟环境中执行。这意味着任何机器码都必须在相应的处理器架构上运行，以实现对底层硬件的操作。RISC-V架构也不例外，因此我们需要搭建一个合适的执行平台。通常有两种主要的方法来实现：1、使用实际的RISC-V开发板 2、通过软件模拟器如QEMU创建虚拟环境。

瑶光守护者

并行计算编程模型的发展方向与RISC-V的机遇随着人工智能、大数据等领域的快速发展，对计算能力的需求呈指数级增长。传统的串行计算已经无法满足需求，并行计算成为必然选择。为了充分发挥硬件的并行计算能力，高效的编程模型至关重要。本文将探讨当前并行计算编程模型的发展方向，并分析RISC-V架构在此方向上的机遇。

riscv-rust 是一个用 Rust 编写并编译为 WebAssembly 的RISC-V处理器和外围设备模拟器项目riscv-rust is a RISC-V processor and peripheral devices emulator project written in Rust and compiled to WebAssembly. You can import RISC-V emulator into your Rust or JavaScript project. Refer to the Slides for more detail.

RISC-V汇编学习（三）—— RV指令集有了前两节对于RISC-V汇编、寄存器、汇编语法等的认识，本节开始介绍RISC-V指令集和伪指令。前面说了RISC-V的模块化特点，是以RV32I为作为ISA的核心模块，其他都是要基于此为基础，可以这样认为：RISC-V ISA = 基本整数指令集+多个可选扩展指令集；另外RISC-V的ISA spec上是从指令类型和指令格式开始介绍指令的；但从一个嵌入式软件开发人员的角度来说，不是特别适合学习和记忆，所以我这里简单罗列下，不多讲解，感兴趣可以参考spec。

自不量力的A同学

香橙派首款高性能开源 RISC-V 开发板 OrangePi RV 即将开售香橙派首款高性能开源 RISC-V 开发板 OrangePi RV 即将开售，以下是关于它的详细介绍123：

乐鑫科技 Espressif

乐鑫打造全球首款 PSA Certified Level 2 RISC-V 芯片乐鑫科技 (688018.SH) 荣幸宣布 ESP32-C6 于 2025 年 2 月 20 日获得 PSA Certified Level 2 认证。这一重要突破使 ESP32-C6 成为全球首款基于 RISC-V 架构获此认证的芯片，体现了乐鑫致力于为全球客户提供安全可靠、性能卓越的物联网解决方案的坚定承诺。

cheungxiongwei.com

ESP32-P4 支持哪些 RISC-V 汇编指令?RISC-V 采用模块化设计，指令集由多个扩展模块组成，最常见的包括：RISC-V 官网参考 RISCV_ISA_MANUAL 手册仓库

RISC-V双核锁步高性能抗辐照MCU芯片技术解析与应用安全冗余设计 AS32X601系列通过硬件ECC（Error Correction Code）保护存储系统（内置SRAM、Flash等），并在DMA模块中提供“可选的双核锁步安全备份”机制，支持高可靠性场景下的数据传输容错。该设计符合ISO 26262 ASIL-B功能安全等级要求，适用于需检测瞬态或永久性硬件故障的工业与汽车应用。

RISC-V汇编学习（一）—— 基础认识最近这三年的工作时间大部分的工作，都是基于riscv的cpu和接口ip开发适配驱动，时不时的就要debug测试代码，面对很多都是汇编，所以也是整理下积累的一点点笔记，系列博客将总结下riscv相关的内容，一是给有需要的人一点点帮助，另外给自己梳理下方便日后查阅。

RISC-V生态新进展：openKylin成功适配永中Office近日，在中科院软件所的引荐下，openKylin社区RISC-V SIG组与永中软件生态团队成功完成了openKylin RISC-V版本与永中office的适配工作，这一成果进一步丰富了openKylin RISC-V商业应用软件生态，并为RISC-V架构产品的广泛应用奠定了坚实基础。

PolyOS 是面向 RISC-V 架构的智能终端和 AIoT 开源操作系统（基于开源鸿蒙）PolyOS 是面向 RISC-V 架构的智能终端和 AIoT 开源操作系统官网：PolyOS | PolyOS

BigDark的笔记

【鸿蒙】0x02-LiteOS-M基于Qemu RISC-V运行【鸿蒙】0x00-OpenHarmony-4.1-Release DAYU200 RK3568开发环境总结(长文版) 【鸿蒙】0x01-LiteOS-M基于Qemu Arm Cortex-m55运行【鸿蒙】0x02-LiteOS-M基于Qemu RISC-V运行

【项目推荐】CakeMu-RV：一个开放的 RISC-V 处理器模拟器学习项目CakeMu-RV 是一个使用 Rust 编写的 RISC-V 模拟器，专注于计算机组成原理的学习和实践。这是一个完全开放的项目，欢迎任何形式的贡献和改进。

Banana Pi BPI-RV2 RISC-V路由开发板采用矽昌通信SF2H8898芯片Banana Pi BPI-RV2 开源网关是⼀款基于矽昌SF2H8898 SoC的设备，1 × 2.5 G WAN⽹络接⼝、5 个千兆LAN ⽹络接⼝、板载 512MB DDR3 内存、128 MiB NAND、16 MiB NOR、M.2接⼝，MINI PCIE和USB 2.0接⼝等。