risc-v

【C++上岸】C++常见面试题目--操作系统篇（第三十期）大家好！😊 欢迎来到本期的C++面试专题——操作系统篇。作为C++开发者，掌握操作系统核心概念是面试成功的关键哦！今天，我们将深入探讨一些高频面试题，包括进程通信、内存管理、中断等。我会一步步带大家理解这些知识点，确保内容真实可靠，助你轻松上岸！🚀 如果你有疑问，随时在评论区留言讨论～现在，让我们开始吧！

面向星载芯片原子钟的RISC-V架构MCU抗辐照特性研究及可靠性分析摘要：随着卫星互联网星座建设的加速推进，星载芯片原子钟作为高精度时频基准源，其控制微控制器(MCU)的抗辐照性能成为影响系统长期可靠性的关键因素。本文针对国科安芯AS32S601ZIT2型32位RISC-V架构MCU，基于脉冲激光单粒子效应辐照、100MeV质子单粒子效应辐照及钴-60γ射线总剂量辐照试验，系统评估了该器件在商业航天环境下的抗辐射性能，深入探讨了该型MCU在星载原子钟温控、频率锁定及驯服控制等关键功能模块中的适用性，分析其在低轨卫星互联网星座长期运行中的可靠性表现，为星载时频基准系统的器

FPGA原型验证实战：如何应对外设连接问题在芯片设计验证中，我们常常面临一些外设连接问题：速度不匹配，或者硬件不支持。例如运行在硬件仿真器或FPGA原型平台上的设计，其时钟频率通常只有几十MHz，甚至低至1MHz以下；而真实世界中的外设与协议（如PCIe、高速以太网等）运行在几百兆以上。如此巨大的速度鸿沟，使得将它们直接相连几乎不可行。

加强洁西卡

【RISC-V】从C到可执行文件分析链接重定位的过程代码testlinker.c运行命令，生成中间文件--save-temps：保留所有中间文件。-mno-relax：关闭链接器松弛优化

硬汉嵌入式

基于Rust构建的单片机Ariel RTOS，支持Cortex-M、RISC-V 和 Xtensahttps://github.com/ariel-os/ariel-os/ Ariel OS 是一款面向安全、内存安全、低功耗物联网（IoT）的操作系统。它完全基于 Rust 语言构建，支持基于 32 位微控制器架构（Cortex-M、RISC-V 和 Xtensa）的硬件。目标与设计 Ariel OS 建立在嵌入式 Rust 生态中现有项目的基础之上，包括 Embassy、esp-hal、defmt、probe-rs、sequential-storage 和 embedded-test。这些项目为各类

MounRiver_Studio

RISC-V IDE MRS2进阶分享（三）：MRS语言服务器MounRiver Studio Ⅱ(MRS2)的语言服务器是基于clangd的改进版本，可为 C、C++等语言开发提供实时的语法分析、智能补全、代码导航、错误诊断、代码重构等功能。下面以沁恒的CH32V317模板工程结合实际开发时的常见场景，分享MRS2语言服务器的功能。

加强洁西卡

【RISC-V】解决链接器加入全局变量优化后操作系统无法启动的问题问题描述：我想在构建操作系统内核本身的链接器脚本中加入全局变量优化，于是我在脚本中加入了小数据段，又在操作系统的汇编代码中初始化了全局寄存器，然后我的操作系统就无法启动了（卡住了）

MounRiver_Studio

RISC-V IDE MRS2进阶分享（四）：CH32H417双核芯片项目开发本文介绍如何使用MRS2进行沁恒CH32H417双核芯片的开发，包含双核工程创建、编译、下载、调试的完整流程介绍。

加强洁西卡

【RISC-V】区分加载地址、链接地址、运行地址原本是没有这个概念区分的，现代通用计算机（PC、手机、服务器）都有MMU，你的操作系统内核会自动处理了这一切，你不需要区分这些，但是当你的机器上电时，还没有操作系统内核接管时，你开发的裸机/嵌入式/引导程序需要明确区分这些地址：

飞凌嵌入式

1块集成了4核Cortex-A7高性能CPU、1颗RISC-V MCU、多种高速总线、还兼容树莓派的T153低成本开发板¥78能买到什么？也许是1顿工作餐，也许是2杯拿铁咖啡，也许是3条数据线......而飞凌嵌入式的答案是：1块集成了4核Cortex-A7高性能CPU、1颗RISC-V MCU、多种高速总线、还兼容树莓派的“全能小钢炮”——OK153-S12 Mini开发板。

加强洁西卡

【RISC-V】riscv64-linux-gnu工具链都有哪些工具riscv64-linux-gnu工具链是一套用于交叉编译 RISC-V 64 位 Linux 应用程序和系统软件的 GNU 工具集合。它通常由 GNU Binutils、GCC、GDB、GLIBC（或 musl）等组件构成，专为riscv64 架构、运行 Linux 操作系统的环境设计。

RISC-V VP 中 TLM 精度riscv-vp是基于SystemC TLM-2.0（Transaction Level Modeling）构建的RISC-V Virtual Prototype（虚拟原型）开源仓库，核心定位是为RISC-V架构提供灵活、可扩展的系统级仿真验证平台：

加强洁西卡

【RISC-V】.pushsection .popsection和.section .previous的区别规则如下：.pushsection 和 .popsection维护一个私有的段栈1、.pushsection行为：

加强洁西卡

【RISC-V】branch_test调用add_test陷入死循环的原因代码如下：原因：原本寄存器ra存储的是父函数branch_test的返回地址，call add_test的时候把ra寄存器改成了存储子函数的返回地址，即下一条指令（nop指令）的地址，但父函数走完call后走nop走ret，因为ra寄存器的值，又回到了nop，然后ret......陷入死循环。

从 “替代” 到 “超越”：信创系统架构师如何筑牢自主可控技术底座在信创产业从“政策驱动”向“价值驱动”转型的关键阶段，“自主可控”已不再是简单的技术替代目标，而是构建数字经济安全发展的核心根基。从金融核心交易系统的国产化迁移，到政务服务平台的全栈重构，再到能源、央企等关键领域的技术升级，信创建设正逐步摆脱“拿来主义”的替代思维，向“架构优化、性能超越、生态协同”的高阶阶段迈进。

思尔芯、MachineWare与Andes晶心科技联合推出RISC-V协同仿真方案，加速芯片开发思尔芯、MachineWare与晶心科技（Andes Technology）联合发布一款协同仿真解决方案，旨在应对日益复杂的RISC-V芯片设计。该方案融合了MachineWare的SIM-V虚拟平台、思尔芯的“芯神匠架构设计软件”与“芯神瞳原型验证系统”，以及Andes晶心科技的高性能AX46MPV RISC-V CPU核，为硬件与软件协同验证提供了统一的环境。

信创运维核心技术：国产化软硬件适配与故障排查全解析在信创产业“全栈替代、规模落地”的关键阶段，国产化软硬件已形成“芯片-操作系统-数据库-中间件-应用软件”的完整生态链路。飞腾、鲲鹏、龙芯等异构芯片架构规模化部署，统信UOS、麒麟OS、欧拉OS等国产操作系统深度渗透政务、金融、能源等核心领域，搭配达梦、人大金仓、东方通等国产组件，构建起自主可控的数字基础设施。然而，异构架构的复杂性、软硬件生态的差异性，使得国产化适配成为信创项目落地的第一道门槛，而适配过程中及后期运维的各类故障，更是制约系统稳定运行的核心瓶颈。

RISC-V架构抗辐照MCU在航天器载荷中的SEU/SEL阈值测试与防护策略摘要随着商业航天与深空探测任务的快速发展，航天器载荷系统对具备高性能、高可靠性与快速迭代能力的微控制器(Microcontroller Unit, MCU)需求日益迫切。传统抗辐照器件长期依赖封闭式架构，在成本效益、技术自主性及生态开放性方面面临显著瓶颈。RISC-V开源指令集架构凭借其模块化设计、可扩展性与活跃的产业生态，为宇航级MCU的研制提供了全新的技术范式。本文基于国科安芯AS32S601ZIT2型32位RISC-V架构MCU的系统性地面辐照试验数据，分析其在空间辐射环境下的单粒子效应(Singl

走向开放硅：Baochip-1x 的 RISC-V MCU 架构与工程实践在开源硬件领域，一款既有芯片级代码又可用于工程实践的项目并不多见。baochip-1x 就是这样一个鲜明例子：它是一个围绕 RISC-V 架构、绝大部分开源逻辑描述的 MCU（微控制器）项目。该项目的代码托管在 GitHub 上，并提供部分 RTL（硬件逻辑）源码，支持文档自动生成与功能仿真。

信创场景软件兼容性测试实战：适配国产软硬件生态，破解运行故障难题在信创产业“2+8+N”替代工程全面落地的背景下，政企单位已完成服务器、操作系统、数据库、中间件等核心基础设施的国产化替代。上层应用作为业务落地的核心载体，其与国产软硬件的兼容性直接决定信创替代的成效与业务连续性。当前，上层应用在国产操作系统（麒麟OS、统信UOS等）、国产数据库（达梦、人大金仓、巨杉等）、国产中间件（东方通、金蝶天燕、中创等）环境中，频繁出现闪退、功能异常、性能卡顿、数据不一致等兼容性问题，成为制约信创场景规模化推广的关键瓶颈。