risc-v

商业卫星多轴步进驱动系统的抗辐照MCU集成方案——基于AS32S601型MCU的技术验证与应用研究摘要：随着商业航天产业的快速发展，卫星姿态控制、太阳翼展开、天线指向等多轴步进驱动系统对高可靠性抗辐照微控制器的需求日益迫切。本文基于国科安芯研制的AS32S601型商业航天级MCU，通过脉冲激光模拟试验、质子辐照试验及钴-60γ射线总剂量试验的多维度数据，验证了该器件在75 MeV·cm²·mg⁻¹线性能量传输（LET）值下无单粒子锁定（SEL），在150 krad(Si)总剂量辐照后性能合格的关键指标，提出了面向商业卫星多轴步进驱动系统的硬件冗余架构

农民真快落

【操作系统】手撸xv6操作系统——types.h/param.h/memlayout.h/riscv.h/defs.h头文件解析上一节介绍了xv6的entry.S和start.c，在机器上电后会首先执行boot代码，然后进入到entry.S，entry.S执行完毕后会跳转到start.c，start.c执行完成后会跳转到main函数。main函数中引入了一系列头文件，这篇文章介绍这些头文件。

低轨卫星姿态调整系统的抗辐照设计与工程实现摘要：随着低轨卫星星座技术的快速发展，空间辐射环境对星载电子系统的可靠性威胁日益凸显。本文系统分析了低轨卫星姿态调整系统的抗辐照设计技术体系，重点围绕国科安芯推出的AS32S601型抗辐照微控制器单元（MCU）的加固技术、试验验证方法及工程实现路径展开研究。通过分析质子单粒子效应、总剂量效应及脉冲激光模拟试验数据，验证了该器件在75 MeV·cm²/mg线性能量传输（LET）值下对单粒子翻转（SEU）和单粒子锁定（SEL）的免疫能力，以及在150 krad(Si)总剂量辐照后的参数稳定性。

高新打工人

RISC-V(一)：RV32I(RISC-V 32 位基础整数指令集)RV32I 是 RISC-V 架构的基础核心（I=Integer），是所有 32 位 RISC-V 处理器的最小必备指令集，定义了 32 位整数运算、内存访问、控制流、特权操作的核心规则，也是 RV32E/RV32IMC 等扩展的基础。其设计遵循 “精简、正交、模块化” 原则，适配从嵌入式 MCU 到轻量级工控系统的 32 位场景。

高新打工人

RISC-V(二)：RV32E(RISC-V 32 位嵌入式精简扩展)RV32E 是 RISC-V 架构中针对超低功耗、极小面积嵌入式场景设计的 32 位精简版本（E=Embedded），是 RV32I（基础整数指令集）的子集，核心特点是 “裁剪通用寄存器、简化硬件实现”，专门适配微控制器（MCU）、传感器、物联网（IoT）节点等资源极度受限的设备。

RISC-V 64架构专题四（xv6操作系统接口机制分析）在上一章中完成对xv6操作系统的移植，本章补全其中的部分接口机制分析。系统调用是操作系统提供给用户层应用程序访问内核某些特定功能的接口。

信创问题：从CPU到外设的统一- 拥抱 RISC-V经常被亲戚朋友问道类似信创问题，芯片问题，如果讲专业术语的话对方不一定爱听，又枯燥，毕竟自己上学最不爱听的就是这类老师的课程。。。如果不讲的话还显得自己不专业。。。所以写篇博客总结一下从科普举例然后讲讲信创重点难点之类的，正好未来公司要做信创，也算有个提前准备。本文主要回答几个问题目前信创基本情况，为啥计算机软硬件又狠毒很多不统一的情况，不想被卡脖子的话，下一步信创发展发现RISC-V是其中一个。

RISC-V 异常中断机制全解析RISC-V 作为开源、模块化的精简指令集架构，其异常中断机制是保障系统可靠运行、响应外部事件与处理内部错误的核心支撑。不同于 x86、ARM 等闭源架构的复杂设计，RISC-V 异常中断机制遵循“精简、灵活、可扩展”的设计理念，通过模块化特权级、标准化控制寄存器与可配置的处理流程，适配从嵌入式微控制器到高性能服务器的全场景需求。本文将从核心概念、分类体系、处理流程、关键寄存器及实际应用等维度，对 RISC-V 异常中断机制进行全面解析。

RISC-V 64架构专题三（D1芯片xv6操作系统的移植）通过前面对D1芯片的启动流程、SPL以及OpenSBI代码分析，我们对此芯片有了一个初步的认识。因此现在尝试对其移植一个类Unix系统xv6，通过移植此操作系统，将对整个芯片如何运行操作系统有一个清晰的认识。同时将进一步分析芯片体系结构相关的中断处理、内存管理等。

MounRiver_Studio

RISC-V IDE MRS2使用笔记（十三）：添加自定义工程模板在嵌入式开发过程中，有时我们需要基于某些功能代码开发多个工程，此时可以使用MRS2的自定义工程模板功能，将需要复用的代码工程添加到内置模板，以便后续的二次开发。

MounRiver_Studio

RISC-V IDE MRS2使用笔记（十二）：快捷配置页面今天给大家带来MRS2的快速配置功能分享，用户可以在一个页面内配置文件编码、界面主题等全局配置，并且支持配置项检索，整体界面如下：

商业卫星载荷FPGA转RISC-V架构MCU方案经济性评估摘要：随着商业航天产业的快速发展，卫星载荷控制系统的成本优化与性能均衡成为行业关注的焦点。本文以国科安芯AS32S601ZIT2型商业航天级RISC-V MCU为研究对象，系统评估其在商业卫星载荷应用中替代传统FPGA方案的经济性。通过构建包含直接成本、生命周期成本、开发成本及风险成本的四维评估模型，结合质子单粒子效应、总剂量效应及脉冲激光试验数据，从量化技术参数与工程实践双维度展开分析，为商业航天企业架构选型提供决策依据，推动RISC-V开源生态在航天领域的深度应用。

MounRiver_Studio

RISC-V IDE MRS2使用笔记（十一）：工程导出为CMake项目今天分享一个MRS2的实用功能：工程导出为CMake项目，旨在帮助想要使用CMake编译MRS工程的用户。主要适合于在Windows系统上使用IDE软件开发，想要迁移到Linux系统上命令行编译的场景。

商业卫星光电载荷控制系统中MCU抗辐照性能评估方法研究摘要：伴随商业航天产业的爆发式增长，采用商用现货（COTS）元器件构建卫星电子系统已成为降低制造成本、缩短研制周期的主流技术路径。光电载荷作为遥感卫星的核心分系统，其控制单元的抗辐射能力直接决定任务数据质量与系统生存性。本文针对国科安芯推出的AS32S601型微控制器单元（MCU）在商业卫星光电载荷控制系统中的适用性展开系统性评估研究，整合质子单粒子效应、钴源总剂量效应及脉冲激光单粒子效应三项地面模拟试验数据，为商业航天领域的元器件选型策略与风险管控体系提供理论支撑与实践参考。

20251201 - 指令集架构中ARM和RISC-V的关系ARM 指令集架构 (ISA) 和 RISC-V 指令集架构 (ISA) 是当今计算领域最具影响力的两种架构。它们之间的关系不是协作，而是激烈的竞争与颠覆。

RISC-V 64架构专题二（D1芯片SPL启动分析）通过查看D1-H芯片手册，可知芯片内核有一段片上内存，且其支持以下几种引导介质启动：并且D1芯片通过GPIO pin和eFuse模块来选择引导介质类型。那么D1芯片又是如何从这些引导介质中将fsbl程序load出来并运行的呢？

RISCV实战：实现基于Verilator模拟蜂鸟E203的加法器和卷积神经网络仿真本次实验使用WSL2在Windows11操作系统下进行。WSL2 是微软推出的一项技术，允许开发人员在 Windows 上直接运行原生的 Linux 环境（包括大多数命令行工具、实用工具和应用程序），而无需产生传统虚拟机（如 VMware、VirtualBox）那样的高额开销，也不需要配置双系统。

AS32A601型MCU芯片如何进行IAP升级？IAP（In Application Programming，在应用编程）是一种技术，旨在实现用户应用程序的动态更新，而无需使用专门的编程工具或硬件。IAP升级对于物联网设备、嵌入式系统等非常重要，因为它允许在产品部署后进行功能更新或修复错误。

MounRiver_Studio

RISC-V IDE MRS2使用笔记（九）：静态代码分析今天和大家分享一个提升开发效率的功能：MRS2 V2.3.0版本新增的静态代码分析！它基于clang-tidy，能在不运行程序的情况下提前发现内存错误、并发风险和性能隐患，让代码质量变得更可靠。

MounRiver_Studio

RISC-V IDE MRS2使用笔记（八）：手动切换文件编码在嵌入式开发中，我们有时会遇到代码的中文注释显示为乱码的现象，尤其是涉及代码合作开发、跨平台工程移植等场景。而MRS2中提供了文件加载时自动识别编码、按指定编码方式保存文件等功能，以下是具体的操作演示：