上海RISC-V峰会-香山开源RISC-V CPU随想随记

2025年上海RISC-V峰会上,香山发布最新成果:

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

同时,包老师还提出了一些RISC-V面临的问题,很尖锐。是热闹非凡,百家争呜的会场的一股清流。

面临的问题中,有一条比较认同,目前还没有性能功能可以对标RK3588、价格还能便宜25%的RISC-V芯片。因为,我们项目中也使用RK3568/4588系列,正在寻找替换,找了一圈发现,确实 没有可替代的RISC-V平台。但是相信用不了太多的时间,高性能这个赛道上的芯片就能涌现出来。

香山做为一个开源的RISC-V CPU 内核,为什么并没有使用Verilog或VHDL语言来开发呢。下文中给出了详细的解释 。

芯片开发语言:Verilog 在左,Chisel 在右-腾讯云开发者社区-腾讯云

因此,我们看到的xiangshan项目的工程文件是这样的,看CHisel的代码风格,很像是python类面向对象的高级语言呢,写起来肯定比verilog类轻松不少,关键是对于没有基础的新人, 上手肯定更快。

但是经过编译后可生成verilog语言。

香山项目链接

香山项目导引 - XiangShan 官方文档

参考:

开源芯片社区

研究院介绍-北京开源芯片研究院

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

相关推荐
北方孤寂的灵魂15 小时前
systemverilog中随机std::randomize的用法
verilog·systemverilog·sv·数字验证
国科安芯2 天前
商业卫星多轴步进驱动系统的抗辐照MCU集成方案
运维·网络·单片机·嵌入式硬件·安全·安全威胁分析·risc-v
FPGA_小田老师3 天前
FPGA例程(4):按键消抖实验
fpga开发·verilog·fpga demo·fpga例程
农民真快落3 天前
【操作系统】手撸xv6操作系统——types.h/param.h/memlayout.h/riscv.h/defs.h头文件解析
操作系统·risc-v·嵌入式软件·xv6
国科安芯5 天前
低轨卫星姿态调整系统的抗辐照设计与工程实现
运维·网络·嵌入式硬件·安全·架构·安全威胁分析·risc-v
FPGA小迷弟9 天前
京微齐力FPGA联合modelsim仿真操作
fpga开发·ic·verilog·fpga·仿真
FPGA_小田老师10 天前
FPGA例程(3):按键检测实验
fpga开发·verilog·vivado·led灯·按键测试
高新打工人10 天前
RISC-V(一):RV32I(RISC-V 32 位基础整数指令集)
risc-v·rv32i
高新打工人10 天前
RISC-V(二):RV32E(RISC-V 32 位嵌入式精简扩展)
risc-v·rv32e
^_scv_^11 天前
RISC-V 64架构专题四(xv6操作系统接口机制分析)
risc-v