上海RISC-V峰会-香山开源RISC-V CPU随想随记

2025年上海RISC-V峰会上,香山发布最新成果:

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

同时,包老师还提出了一些RISC-V面临的问题,很尖锐。是热闹非凡,百家争呜的会场的一股清流。

面临的问题中,有一条比较认同,目前还没有性能功能可以对标RK3588、价格还能便宜25%的RISC-V芯片。因为,我们项目中也使用RK3568/4588系列,正在寻找替换,找了一圈发现,确实 没有可替代的RISC-V平台。但是相信用不了太多的时间,高性能这个赛道上的芯片就能涌现出来。

香山做为一个开源的RISC-V CPU 内核,为什么并没有使用Verilog或VHDL语言来开发呢。下文中给出了详细的解释 。

芯片开发语言:Verilog 在左,Chisel 在右-腾讯云开发者社区-腾讯云

因此,我们看到的xiangshan项目的工程文件是这样的,看CHisel的代码风格,很像是python类面向对象的高级语言呢,写起来肯定比verilog类轻松不少,关键是对于没有基础的新人, 上手肯定更快。

但是经过编译后可生成verilog语言。

香山项目链接

香山项目导引 - XiangShan 官方文档

参考:

开源芯片社区

研究院介绍-北京开源芯片研究院

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

相关推荐
OpenAnolis小助手2 小时前
RISC-V基金会Datacenter SIG月会圆满举办,探讨RAS、PMU性能分析实践和经验
开源·龙蜥社区·risc-v·datacenter sig·龙蜥社区risc-v sig
月光技术杂谈2 天前
《RISC-V 导论:设计与实践》开源课件(附下载链接)
开源·risc-v·课件
可编程芯片开发4 天前
基于FPGA的多级流水线加法器verilog实现,包含testbench测试文件
fpga开发·verilog·加法器·多级流水线
随风ada6 天前
Windows、macOS、liunx下使用qemu搭建riscv64/linux
linux·windows·ubuntu·macos·golang·qemu·risc-v
openKylin9 天前
填补空白!openKylin率先完成RISC-V商业打印驱动全适配
risc-v
wa的一声哭了11 天前
python基础知识pip配置pip.conf文件
java·服务器·开发语言·python·pip·risc-v·os
GateWorld14 天前
RISC-V:开源芯浪潮下的技术突围与职业新赛道 (二) RISC-V架构深度解剖(上)
架构·risc-v·指令集精简·寄存器设计·特权架构·模块化扩展
inquisiter15 天前
在RISC-V开发板上更换SBI
risc-v
GateWorld15 天前
RISC-V:开源芯浪潮下的技术突围与职业新赛道 (一)为什么RISC-V是颠覆性创新?
开源·risc-v