上海RISC-V峰会-香山开源RISC-V CPU随想随记

2025年上海RISC-V峰会上,香山发布最新成果:

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

同时,包老师还提出了一些RISC-V面临的问题,很尖锐。是热闹非凡,百家争呜的会场的一股清流。

面临的问题中,有一条比较认同,目前还没有性能功能可以对标RK3588、价格还能便宜25%的RISC-V芯片。因为,我们项目中也使用RK3568/4588系列,正在寻找替换,找了一圈发现,确实 没有可替代的RISC-V平台。但是相信用不了太多的时间,高性能这个赛道上的芯片就能涌现出来。

香山做为一个开源的RISC-V CPU 内核,为什么并没有使用Verilog或VHDL语言来开发呢。下文中给出了详细的解释 。

芯片开发语言:Verilog 在左,Chisel 在右-腾讯云开发者社区-腾讯云

因此,我们看到的xiangshan项目的工程文件是这样的,看CHisel的代码风格,很像是python类面向对象的高级语言呢,写起来肯定比verilog类轻松不少,关键是对于没有基础的新人, 上手肯定更快。

但是经过编译后可生成verilog语言。

香山项目链接

香山项目导引 - XiangShan 官方文档

参考:

开源芯片社区

研究院介绍-北京开源芯片研究院

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

相关推荐
Js_cold14 小时前
Verilog函数function
开发语言·fpga开发·verilog
Js_cold17 小时前
Verilog任务task
开发语言·fpga开发·verilog
Js_cold1 天前
Verilog局部参数localparam
开发语言·fpga开发·verilog
矜辰所致2 天前
CH585 高速 USB模拟 CDC串口应用示例
沁恒微·risc-v·usb·cdc串口·usb 模拟串口
Js_cold3 天前
Verilog宏define
fpga开发·verilog
迎风打盹儿3 天前
一种无需IP核的FPGA RAM初始化方法:基于源码定义与赋值实现
fpga开发·verilog·vivado·ram·rom
bnsarocket4 天前
Verilog和FPGA的自学笔记8——按键消抖与模块化设计
笔记·fpga开发·verilog·自学·硬件编程
bnsarocket7 天前
Verilog和FPGA的自学笔记9——呼吸灯
笔记·fpga开发·verilog·自学·硬件编程
加油20197 天前
freertos系统中如何生成随机数以及保证随机性?
freertos·risc-v·随机数·lcg·rdcycle·周期计数器