上海RISC-V峰会-香山开源RISC-V CPU随想随记

2025年上海RISC-V峰会上,香山发布最新成果:

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

同时,包老师还提出了一些RISC-V面临的问题,很尖锐。是热闹非凡,百家争呜的会场的一股清流。

面临的问题中,有一条比较认同,目前还没有性能功能可以对标RK3588、价格还能便宜25%的RISC-V芯片。因为,我们项目中也使用RK3568/4588系列,正在寻找替换,找了一圈发现,确实 没有可替代的RISC-V平台。但是相信用不了太多的时间,高性能这个赛道上的芯片就能涌现出来。

香山做为一个开源的RISC-V CPU 内核,为什么并没有使用Verilog或VHDL语言来开发呢。下文中给出了详细的解释 。

芯片开发语言:Verilog 在左,Chisel 在右-腾讯云开发者社区-腾讯云

因此,我们看到的xiangshan项目的工程文件是这样的,看CHisel的代码风格,很像是python类面向对象的高级语言呢,写起来肯定比verilog类轻松不少,关键是对于没有基础的新人, 上手肯定更快。

但是经过编译后可生成verilog语言。

香山项目链接

香山项目导引 - XiangShan 官方文档

参考:

开源芯片社区

研究院介绍-北京开源芯片研究院

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

相关推荐
RISCV_Explorer6 天前
RISC-V内存属性配置深度专题——Svpbmt页表位、PMA优先级与设备访问策略
risc-v
啄缘之间7 天前
1.【SVA】什么是SVA?
经验分享·学习·测试用例·verilog·sva
RISCV_Explorer7 天前
RISC-V处理器性能优化:从指令集到微架构的协同设计
后端·risc-v
SDAU20058 天前
verilog计数器中增减操作之资源占用
verilog
RISCV_Explorer10 天前
RISC-V启动与运行时规范机制解析——BRS约定、HSM多核启动与设备树要求
后端·risc-v
学习FPGA的电气小兴兴11 天前
基于FPGA的CORDIC向量模式实现arctan运算,Verilog HDL实现
嵌入式硬件·fpga开发·数字信号处理·verilog·fpga·cordic·arctan
@嵌入式扫地僧16 天前
国产 RISC-V 机器人关节 MCU 量产落地解析:硬件 EtherCAT 支持与进口替代完整指南
机器人·risc-v·ethercat·国产化替代·机器人关节mcu
学习FPGA的电气小兴兴17 天前
基于FPGA的CORDIC旋转模式实现sin和cos运算
fpga开发·信号处理·数字信号处理·verilog·fpga·verilog hdl·cordic
论迹复利17 天前
设计 RISC-V PLIC 中断嵌套:threshold 一个寄存器当“优先级闸门“
risc-v·freertos 移植
右耳朵猫AI19 天前
Python周刊2026W36 | Python 3.15候选版、RISC-V获CPython支持、PEP 843、asyncio修复
python·sqlite·risc-v