上海RISC-V峰会-香山开源RISC-V CPU随想随记

2025年上海RISC-V峰会上,香山发布最新成果:

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

同时,包老师还提出了一些RISC-V面临的问题,很尖锐。是热闹非凡,百家争呜的会场的一股清流。

面临的问题中,有一条比较认同,目前还没有性能功能可以对标RK3588、价格还能便宜25%的RISC-V芯片。因为,我们项目中也使用RK3568/4588系列,正在寻找替换,找了一圈发现,确实 没有可替代的RISC-V平台。但是相信用不了太多的时间,高性能这个赛道上的芯片就能涌现出来。

香山做为一个开源的RISC-V CPU 内核,为什么并没有使用Verilog或VHDL语言来开发呢。下文中给出了详细的解释 。

芯片开发语言:Verilog 在左,Chisel 在右-腾讯云开发者社区-腾讯云

因此,我们看到的xiangshan项目的工程文件是这样的,看CHisel的代码风格,很像是python类面向对象的高级语言呢,写起来肯定比verilog类轻松不少,关键是对于没有基础的新人, 上手肯定更快。

但是经过编译后可生成verilog语言。

香山项目链接

香山项目导引 - XiangShan 官方文档

参考:

开源芯片社区

研究院介绍-北京开源芯片研究院

对标Arm Neoverse N2!国产开源RISC-V CPU助力芯片设计成本降低33%! -- 芯智讯

相关推荐
FPGA工程笔记20 小时前
Xilinx Divider Generator IP 实战:64位有符号除法、Fractional 输出解析与定点数转换
verilog·fpga·vivado·xilinx·定点数·divider gen·fractional
码农小韩2 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
OpenAnolis小助手2 天前
RISC-V 基础软件的工程化与性能优化实践
性能优化·操作系统·龙蜥社区·risc-v
这是谁的博客?8 天前
AI 加速器 RTL 数字系统设计深度解析:从 MAC 阵列 Verilog 实现到时序收敛与时钟功耗的芯片落地全链路
人工智能·macos·ai·verilog·数字ic设计·ai芯片·rtl
电子科技圈9 天前
2026 RISC-V中国峰会观察:编译调试工具链的“在场节奏”,释放了什么信号?
大数据·人工智能·设计模式·软件工程·软件构建·代码规范·risc-v
OpenAnolis小助手9 天前
多租户公有云共享 CXL 内存池场景下的内存卸载研究
人工智能·操作系统·龙蜥社区·risc-v·agentic os
t_niu_niu12 天前
bilateral_filter_paper
图像处理·verilog·双边滤波器
@嵌入式扫地僧12 天前
沁恒 MRS Agent RISC-V 开发提效实战:从自然语言需求到芯片工程落地全流程指南
risc-v·代码生成·嵌入式ai·开发效率·沁恒mrs
dadaobusi12 天前
riscv64 ubuntu linux version
risc-v
FPGA小迷弟14 天前
FPGA开发Vivado Block Design/Vitis/SDK/xlinx/开发教程,保姆级别,一看就会!
网络协议·tcp/ip·fpga开发·verilog·fpga