xilinx fpga

【Xilinx FPGA】7 Series Clocking 设计FPGA 的高性能时钟设计面临多重挑战：需为高速 I/O 及存储接口提供纯净的时钟信号，支持宽频率范围内的多时钟域，并在实现高性能的同时保持低功耗。Xilinx 7 系列 FPGA 基于 Virtex-6 的时钟架构，采用全系列统一的时钟系统，为开发人员提供了一套高效、可靠的时钟解决方案。本文主要介绍 Xilinx 7 Series 器件时钟设计所需要了解的知识，包括时钟布局、时钟分配与时钟生成。

Xilinx 7系列FPGA配置（ug470）如果 M[2:0] 为 ”101“，则该FPGA 只支持 JTAG 进行配置。处于其余配置模式下时，依旧可以使用 JTAG 模式进行调试，并且优先级最高。

我是有底线的