gicv3

[GICv3] 3. 物理中断处理（Physical Interrupt Handling）电平触发的状态机变化：A1->D->B2->E1pending to Active & pending

ARM IHI0069F GIC architecture specification (8)3.2中断旁路支持 CPU interface可以支持中断信号旁路，使得当接口发出的中断信号被禁用时，传统中断信号被传递到PE上的中断请求输入，从而绕过GIC功能。是否支持旁路由实际设计决定。用于确定是否使用GICv3 FIQ和IRQ输出或旁路信号的控制取决于是否启用系统寄存器访问。启用系统寄存器访问时，旁路禁用在最高实现的异常级别使用ICC_SRE_EL1、ICC_SRE-EL2或ICC_SRE_EL3中的两个位进行控制（视情况而定）： •对于FIQ旁路，这是DFB位。 •对于IRQ旁路，这是DI

ARM IHI0069F GIC architecture specification (5)Distributor 为 SPI 提供路由配置，并保存所有关联的路由和优先级信息。 Redistributor 提供 PPI 和 SGI 的配置设置。 Redistributor总是在有限的时间内向 CPU 接口呈现具有最高优先级的待处理中断。有关中断优先级的详细信息，请参阅第 4-65 页的中断优先级。最高优先级的挂起中断可能会发生变化，因为： • 先前的最高优先级中断已被ACK。 • 先前的最高优先级中断已被抢占。 • 先前的最高优先级中断被删除并且不再有效。 • 组中断启用已修改。 • PE

ARM IHI0069F GIC architecture specification (3)1.2 术语本手册中的架构描述使用与 Armv8 架构相同的术语。有关此术语的更多信息，请参阅 Arm® 架构参考手册 Armv8 A 部分的介绍，了解 Armv8-A 架构配置文件。此外，在适当的情况下使用 AArch64 系统寄存器名称，而不是同时列出 AArch32 和 AArch64 系统寄存器名称。 AArch64 寄存器名称上的 ELx 后缀表示可以访问寄存器的最低异常级别。各个 AArch64 系统寄存器描述包含对提供相同功能的 AArch32 系统寄存器的引用。以下部分定义了本手