技术栈

design pattern

谷公子的藏经阁
1 年前
设计模式·systemverilog·uvm·芯片验证·design pattern
设计模式在芯片验证中的应用——迭代器迭代器设计模式(iterator)是一种行为设计模式, 让你能在不暴露集合底层表现形式 (列表、 栈和树等数据结构) 的情况下遍历集合中所有的元素。