技术栈
armv7
-水火-
6 天前
启动过程
·
armv7
·
boot flow
【ARMv7】系统复位上电后的程序执行过程
引子：对于ARMv7-M系列SOC来说，上电后程序复位执行的过程相对来说比较简单，因为绝大部分芯片，都是XIP（eXecute In Place，就地执行）模式执行程序，不需要通过BooROM->PL(preloader)->SBL(second bootloader)->Kernel这样的复杂加载过程。XIP的程序复位执行的总体流程如下图（以STM32F407为例）：
-水火-
15 天前
stm32f407
·
armv7
【ARMv7】开篇：掌握ARMv7架构Soc开发技能
本专栏，开始与大家共同总结使用ARMv7系列CPU的Soc开发技能。大概汇总了一下，后面再逐步完善下面的思维导图。
时光飞逝的日子
1 年前
threadx
·
armv7
·
cortex-a7
·
arm内核
·
嵌套中断
ThreadX源码：Cortex-A7的tx_thread_irq_nesting_start（嵌套中断开始动作）.s汇编代码分析
Cortex M3权威指南(中文).pdf（可以参考ARM指令集用法）tx_thread_irq_nesting_start.s是用来实现Cortex-A7 IRQ嵌套中断的开始函数实现的汇编文件。
时光飞逝的日子
1 年前
cache
·
mmu
·
armv7
·
内存类型
·
cortex-a7
·
normal memory
·
device memory
Cortex-A7支持的内存类型详解及配置举例
Introduction to memory protection unit management on STM32 MCUs.pdf ARM ArchitectureReference Manual ARMv7-A and ARMv7-R edition.pdf
时光飞逝的日子
1 年前
gcc
·
stm32mp135
·
裸机编程
·
非对齐访问
·
armv7
STM32MP135裸机编程：支持内存非对齐访问
使用stm32官方可视化初始化代码生成工具STM32CubeMX生成的工程GCC编译选项默认不支持非对齐访问，在我们进行非对齐的访问时就会进入数据异常中断DAbt中。为了解决这一问题，我们需要在GCC编译选项中加上一处配置。
我是有底线的