技术栈
原型验证
CinzWS
19 小时前
嵌入式
·
芯片验证
·
原型验证
·
a53
中断体系革命——GICv3/v4与A53的现代化中断处理
在上一篇探讨内存类型与内存屏障后，我们留下的五个进阶思考问题，现在结合中断处理的特性进行深入细致的分析：
CinzWS
2 天前
嵌入式
·
芯片验证
·
原型验证
·
a53
A53内存管理单元（上）——页表遍历的硬件加速与TLB管理
在上一篇探讨缓存一致性协议后，我们留下的五个进阶思考问题，现在结合内存管理单元的特性进行分析：1. 异构一致性挑战：在big.LITTLE架构中，A53小核与A7x大核共享一致性域。两种核心的缓存大小、延迟和替换策略不同，这会如何影响一致性协议的性能？
思尔芯S2C
2 个月前
fpga开发
·
risc-v
·
soc设计
·
prototyping
·
原型验证
FPGA原型验证实战：如何应对外设连接问题
在芯片设计验证中，我们常常面临一些外设连接问题：速度不匹配，或者硬件不支持。例如运行在硬件仿真器或FPGA原型平台上的设计，其时钟频率通常只有几十MHz，甚至低至1MHz以下；而真实世界中的外设与协议（如PCIe、高速以太网等）运行在几百兆以上。如此巨大的速度鸿沟，使得将它们直接相连几乎不可行。
思尔芯S2C
2 年前
fpga开发
·
设计语言
·
soc设计
·
原型验证
·
组网拓扑
·
rtl分割
·
rtl设计
基于组网分割的超大规模设计 FPGA 原型验证解决方案
如何快速便捷的完成巨型原型验证系统的组网，并监测系统的连通性及稳定性？如何将用户设计快速布局映射到参与组网的原型验证系统的每一块 FPGA？
我是有底线的