技术栈
物理验证lvs
IC拓荒者
1 个月前
数字ic后端
·
数字后端培训
·
calibre lvs
·
物理验证lvs
·
tsmc12nm
·
t12nm数字后端
·
double pattern
TSMC12nm工艺数字IC后端实现难点都有哪些？
大家知道咱们社区近期TSMC 12nm ARM Cortexa-A72(1P9M 6Track Metal Stack)即将开班。这里小编要强调一点:不要认为跑了先进工艺的项目就会很有竞争力！如果你仅仅是跑个先进工艺的flow，不懂先进工艺在数字IC后端实现上的不同点，为何有这样的不同点，针对这些不同之处后端实现阶段如何考虑它们，那么你等于0经验！
IC拓荒者
2 个月前
数字ic后端
·
数字后端培训
·
数字后端入门
·
calibre lvs
·
empty module
·
t12nm lvs案例
·
物理验证lvs
物理验证Calibre LVS Debug案例之通过deleteEmptyModule解决LVS问题
上周帮助T12nm A55训练营学员debug一个Calibre LVS问题，小编觉得挺好的一个问题。这个问题之前没有遇到过，今天分享给大家。