物理验证Calibre LVS Debug案例之通过deleteEmptyModule解决LVS问题

上周帮助T12nm A55训练营学员debug一个Calibre LVS问题,小编觉得挺好的一个问题。这个问题之前没有遇到过,今天分享给大家。

数字IC后端先进工艺设计实现之TSMC 12nm 6Track工艺数字IC后端实现重点难点盘点

下图所示为Calibre LVS的报告。从报告中看到当前LVS 只有Instance INCORRECT,即只有17个instance对不上,其他net数量,port数量都是完全对上的。


通过高亮这17个错误,我们发现这里是报SOURCE多出17个instance,而在layout中找不到这些cell。

确实通过dbGet top.insts.name $XRC_CG_HIER_INST504 也获取不到!

于是小编就打开A55 chipfinish后的gate level netlist。发现RC_CG_MOD_504这是一个空module。


既然是chipfinish阶段写出netlist时工具把设计中一些空的module写出来了,我们要么通过控制写netlist的选项,要么在写netlist前删掉这些空module。

通过saveNetlist -help选项似乎没找到有控制不输出空module的选项。于是我们就看看是否有删除空module的命令。

通过在innovus输入 delete很快就能发现的确有这样的命令。

执行deleteEmptyModule后,从terminal上也可以看到的确存在17个空module。这个和我们的Calibre LVS INCORRECT Instance数量是一致的。

删除空module后重新写netlist再跑下LVS就过了。

相关推荐
IC拓荒者3 天前
数字IC后端实现之Innovus Place跑完density爆涨案例分析
数字后端·数字后端培训·innovus place·数字后端项目案例·density变高案例·innovus项目·ic后端项目
IC拓荒者4 天前
数字后端零基础入门系列 | Innovus零基础LAB学习Day8
数字ic后端·数字后端培训·innovus·drc violation·数字后端入门·innovus零基础lab·route drc
IC拓荒者6 天前
DDRPHY数字IC后端设计实现系列专题之后端设计导入,IO Ring设计
数字ic后端·数字后端培训·ddrphy后端实现·ddr控制器·ddr接口dfi·数字后端实现
IC拓荒者8 天前
数字后端零基础入门系列 | Innovus零基础LAB学习Day7
数字后端·数字ic后端·数字后端培训·innovus零基础lab·ic后端·时钟树综合·clock tree spec
IC拓荒者15 天前
数字IC后端实现Innovus |给各种IP子模块添加port buffer和antenna diode万能脚本
数字ic后端·ic后端实现·数字后端培训·antenna effect·ip guide buffer·io port buffer·innovus自动化脚本
IC拓荒者17 天前
数字后端零基础入门系列 | Innovus零基础LAB学习Day2
芯片设计·数字ic后端·innovus·ic培训·数字后端入门·innovus零基础lab
IC拓荒者19 天前
数字后端实现静态时序分析STA Timing Signoff之min period violation
数字ic后端·ic后端实现·静态时序分析·ic秋招笔试·timing signoff·min period·timing analysis
IC拓荒者19 天前
数字后端零基础入门系列 | Innovus零基础LAB学习Day1
芯片设计·数字ic后端·innovus·ic培训·数字后端入门
IC拓荒者1 个月前
英伟达NVIDIA数字IC后端笔试真题(ASIC Physical Design Engineer)
nvidia·数字ic后端·ic后端实现·ic秋招笔试·ic秋招·ic笔试真题·physical design