物理验证Calibre LVS Debug案例之通过deleteEmptyModule解决LVS问题

上周帮助T12nm A55训练营学员debug一个Calibre LVS问题,小编觉得挺好的一个问题。这个问题之前没有遇到过,今天分享给大家。

数字IC后端先进工艺设计实现之TSMC 12nm 6Track工艺数字IC后端实现重点难点盘点

下图所示为Calibre LVS的报告。从报告中看到当前LVS 只有Instance INCORRECT,即只有17个instance对不上,其他net数量,port数量都是完全对上的。


通过高亮这17个错误,我们发现这里是报SOURCE多出17个instance,而在layout中找不到这些cell。

确实通过dbGet top.insts.name $XRC_CG_HIER_INST504 也获取不到!

于是小编就打开A55 chipfinish后的gate level netlist。发现RC_CG_MOD_504这是一个空module。


既然是chipfinish阶段写出netlist时工具把设计中一些空的module写出来了,我们要么通过控制写netlist的选项,要么在写netlist前删掉这些空module。

通过saveNetlist -help选项似乎没找到有控制不输出空module的选项。于是我们就看看是否有删除空module的命令。

通过在innovus输入 delete很快就能发现的确有这样的命令。

执行deleteEmptyModule后,从terminal上也可以看到的确存在17个空module。这个和我们的Calibre LVS INCORRECT Instance数量是一致的。

删除空module后重新写netlist再跑下LVS就过了。

相关推荐
IC拓荒者1 天前
数字IC后端设计实现之Innovus place报错案例 (IMPSP-9099,9100三种解决方案)
数字后端·数字ic后端·ic后端培训·innovus零基础lab·innovus place·innovus零基础·scan chain
IC拓荒者2 天前
TSMC12nm工艺数字IC后端实现难点都有哪些?
数字ic后端·数字后端培训·calibre lvs·物理验证lvs·tsmc12nm·t12nm数字后端·double pattern
IC拓荒者5 天前
DDRPHY数字IC后端设计实现系列专题之数字后端floorplan&powerplan设计
数字后端培训·innovus零基础lab·ddrphy后端实现·数字后端项目案例
IC拓荒者5 天前
数字IC后端实现之Innovus specifyCellEdgeSpacing和ICC2 set_placement_spacing_rule的应用
数字ic后端·数字后端培训·calibre drc·drc·innovus零基础入门·innovus drc·物理验证drc
IC拓荒者10 天前
数字IC后端设计实现之Innovus自动修复Min Step DRC Violation方案
数字ic后端·数字后端培训·calibre drc·innovus零基础lab·数字后端innovus·数字后端零基础·min step drc
IC拓荒者10 天前
Innovus Flexible H-tree and Multi-tap Clock Flow Lab实操系列教程(Day1)
数字ic后端·数字后端培训·时钟树综合·innovus零基础入门·flexible htree·clock tree·multi-tap clock
IC拓荒者11 天前
物理验证Calibre LVS | SMIC Process过LVS时VNW和VPW要如何做处理?
lvs·数字ic后端·物理验证·ic后端培训·calibre lvs·vnw vpw·衬底接触
IC拓荒者16 天前
数字后端零基础入门系列 | Innovus零基础LAB学习Day9
数字ic后端·数字后端培训·innovus零基础lab·数字后端innovus·数字后端零基础·后端零基础入门·innovus走线
IC拓荒者19 天前
数字IC后端实现之Innovus Place跑完density爆涨案例分析
数字后端·数字后端培训·innovus place·数字后端项目案例·density变高案例·innovus项目·ic后端项目