物理验证Calibre LVS Debug案例之通过deleteEmptyModule解决LVS问题

上周帮助T12nm A55训练营学员debug一个Calibre LVS问题,小编觉得挺好的一个问题。这个问题之前没有遇到过,今天分享给大家。

数字IC后端先进工艺设计实现之TSMC 12nm 6Track工艺数字IC后端实现重点难点盘点

下图所示为Calibre LVS的报告。从报告中看到当前LVS 只有Instance INCORRECT,即只有17个instance对不上,其他net数量,port数量都是完全对上的。


通过高亮这17个错误,我们发现这里是报SOURCE多出17个instance,而在layout中找不到这些cell。

确实通过dbGet top.insts.name $XRC_CG_HIER_INST504 也获取不到!

于是小编就打开A55 chipfinish后的gate level netlist。发现RC_CG_MOD_504这是一个空module。


既然是chipfinish阶段写出netlist时工具把设计中一些空的module写出来了,我们要么通过控制写netlist的选项,要么在写netlist前删掉这些空module。

通过saveNetlist -help选项似乎没找到有控制不输出空module的选项。于是我们就看看是否有删除空module的命令。

通过在innovus输入 delete很快就能发现的确有这样的命令。

执行deleteEmptyModule后,从terminal上也可以看到的确存在17个空module。这个和我们的Calibre LVS INCORRECT Instance数量是一致的。

删除空module后重新写netlist再跑下LVS就过了。

相关推荐
IC拓荒者19 天前
数字IC后端设计实现教程 |Innovus &ICC2 Routing Pin Access Setting设置方法
数字后端培训·innovus零基础入门·零基础入门后端·pin access连线·innovus icc2·ecoroute·数字ic项目
IC拓荒者1 个月前
数字IC后端培训教程| 芯片后端实战项目中base layer drc violation解析
lvs·物理验证·ic后端培训·calibre drc·drc·calibre lvs·零基础入门后端
IC拓荒者1 个月前
数字IC后端设计实现OCC(On-chip Clock Controller)电路介绍及时钟树综合案例
occ·数字后端培训·时钟树综合·clock tree·数字后端零基础入门·clock gen·on-chip control
IC拓荒者1 个月前
Innovus中快速获取timing path逻辑深度的golden脚本
数字后端培训·innovus零基础入门·floorplan布局·timing path·逻辑深度脚本
杰出的胡兵3 个月前
景芯SOC设计实战
面试·职场和发展·soc·芯片·数字后端·数字ic后端·芯片设计全流程培训
IC拓荒者3 个月前
数字IC后端设计实现十大精华主题分享
数字ic后端·数字后端培训·calibre lvs·clock tree·clock gating时序·innovus案例
IC拓荒者3 个月前
芯片Tapeout power signoff 之IR Drop Redhawk Ploc文件格式及其意义
数字后端培训·ic后端培训·innovus零基础·io ring·pad ring·redhawk·ir drop
IC拓荒者3 个月前
数字IC后端设计实现篇之TSMC 12nm TCD cell(Dummy TCD Cell)应该怎么加?
数字ic后端·数字后端培训·tsmc12nm·dummy tcd·tcd工艺校准·数字后端零基础入门·a55 a72 cpu
IC拓荒者3 个月前
芯片级IO (Pad) Ring &IP Checklist
esd·数字ic后端·ic后端培训·innovus零基础·io ring·pad ring·checklist
IC拓荒者4 个月前
数字IC后端实现常见的physical only cell都有哪些?如何添加这些cell?
数字ic后端·数字后端培训·physical cell·latchup栓锁效应·endcap cell·boundary cell·ic后端设计实现