论文研读

江左子固18 天前
论文研读·posit编码
《Universal Number Posit Arithmetic Generator on FPGA》（一）A parameterized Verilog HDL is constructed for each unit which takes posit word size (N) and posit exponent size (ES), FP exponent size (E), where required, as its parameter and produces corresponding hardware. As, regime bits can reach up to last bit, RS
江左子固21 天前
论文研读
《基于改进Wallace树的Posit乘法单元优化》（一）原文 文章通过增加特定的计数器、重新设计部分积求和阶段计数器布局 以及改进最终求和阶段使用的加法器，提出一种名为3L-Wallace树的改进Wallace树算法，有效减少了部分积求和的阶段数， 从而降低了硬件资源消耗和整体延迟，然后基于3L-Wallace树对Posit乘法单元进行了优化。此外，文章还引入了模块化设计 方法，将大位数乘法器划分为更易于实现的小模块，简化了设计过程并减轻了实现难度。同时，设计了一种动态选择算法， 根据运行时尾数位宽动态选择合适位宽的乘法器，以避免硬件资源浪费。
江左子固22 天前
论文研读
《Beating Floating Point at its Own Game: Posit Arithmetic》（一）这段话描述了 Posit数制 在 动态扩展位数（追加比特） 时如何插入新的数值，并保持数值在数轴（或“数环”）上的分布特性。以下是逐条解析：
江左子固24 天前
论文研读
《PDPU: An Open-Source Posit Dot-Product Unit for Deep Learning Applications》（三）Supporting suitable alignment width: In several designs [8] [19], quire [33] format is adopted to represent exact dot-product of two posit vectors without rounding or overflow. However, the associated hardware overhead is prohibitive [34], since the inter