技术栈
fpga dev
斐夷所非
3 个月前
fpga dev
Vivado FPGA 开发 | 创建工程 / 仿真 / 烧录
注：本文为 “Vivado FPGA 开发 | 创建工程 / 仿真 / 烧录” 相关文章合辑。略作重排，未整理去重。 如有内容异常，请看原文。
斐夷所非
3 个月前
fpga dev
Xilinx FPGA | 管脚约束 / 时序约束 / 问题解析
注：本文为 “Xilinx FPGA | 管脚约束 / 时序约束 / 问题解析” 相关文章合辑。略作重排，未整理去重。 如有内容异常，请看原文。