端口输入的数据为什么要打拍?

一次作者在开发图像时候,对输入的图像没有打拍,直接输出给显示终端,时好时坏,或者图像颜色不正确,最终经过打拍解决了此问题。

c 复制代码
//配置为16-Bit SDR ITU-R BT.656模式时pixel_data[23:16]为高阻。

always @(posedge pixel_clk ) begin
	pixel_data_d1<=pixel_data[15:0];
	pixel_data_d2<=pixel_data_d1;
end

always @(posedge pixel_clk ) begin
	hs_d1<=hs;
	hs_d2<=hs_d1;
end

always @(posedge pixel_clk ) begin
	vs_d1<=vs;
	vs_d2<=vs_d1;
end

always @(posedge pixel_clk) begin
	de_i_d1<=de_i;
	de_i_d2<=de_i_d1;
end


assign pixel_o[19:10]  	= 	{pixel_data_d2[15:8], 2'b00	}  	;//LUMA
assign pixel_o[9:0]  	= 	{pixel_data_d2[7:0] , 2'b00 }	;//CHROMA
assign pixel_clk_o      =   pixel_clk;

未打拍颜色失真:

输入同步后的图片:颜色正常

不明白:一般意义上的理解是外部单bit异步输入,需要打拍消除亚稳态。如果外部进来的随路时钟和数据,为什么需要使用随路时钟打拍随路数据和同步信号后显示正常?

输入并行16bit图像数据,刚开始,我在fpga直接assign输出给显示驱动芯片。显示异常,最后使用进来的随路时钟把所有信号同步后输出,显示正常了。到现在不明白,同步打拍后,到底改变了什么?

有网友解释:同步信号需要严格对齐,打拍也是瞎猫碰死耗子。因为直接通过FPGA走线也不一样场。需要使用set_max_delay约束。

相关推荐
又菜又爱玩的东哥9 分钟前
【FPGA入门实战:Verilog实现边沿检测电路(附Testbench仿真)】
fpga开发
QYR-分析1 小时前
FPGA视觉处理板行业发展现状、机遇与未来趋势分析
fpga开发
XMAIPC_Robot8 小时前
180FPS AI相机模组,轻巧大算力, 高性能双目同步摄像模组+搭配RK3588
人工智能·嵌入式硬件·深度学习·数码相机·fpga开发
人设定义中...8 小时前
电脑上的图片传输到VGA上显示 (设计作业)
fpga开发
XMAIPC_Robot8 小时前
基于RK3588 高算力,小尺寸,轻重量6T算力无人机AI模块,可接两路同步相机模组
运维·人工智能·深度学习·fpga开发·无人机·边缘计算
一口一口吃成大V9 小时前
多bit同步的处理
fpga开发
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Vitis开发:PS端UART与CAN通信
fpga开发·fpga
FPGA小迷弟2 天前
FPGA工程师常见面试问题,有参考答案,必学!!!
fpga开发·面试·职场和发展·verilog·fpga·modelsim
followless2 天前
linux server中搭建questasim 10.6c & ise14.7
linux·fpga开发
乌恩大侠2 天前
【AI-RAN】WNC O-RU 配置、英伟达 AI-RAN、
fpga开发·o-ru