端口输入的数据为什么要打拍?

一次作者在开发图像时候,对输入的图像没有打拍,直接输出给显示终端,时好时坏,或者图像颜色不正确,最终经过打拍解决了此问题。

c 复制代码
//配置为16-Bit SDR ITU-R BT.656模式时pixel_data[23:16]为高阻。

always @(posedge pixel_clk ) begin
	pixel_data_d1<=pixel_data[15:0];
	pixel_data_d2<=pixel_data_d1;
end

always @(posedge pixel_clk ) begin
	hs_d1<=hs;
	hs_d2<=hs_d1;
end

always @(posedge pixel_clk ) begin
	vs_d1<=vs;
	vs_d2<=vs_d1;
end

always @(posedge pixel_clk) begin
	de_i_d1<=de_i;
	de_i_d2<=de_i_d1;
end


assign pixel_o[19:10]  	= 	{pixel_data_d2[15:8], 2'b00	}  	;//LUMA
assign pixel_o[9:0]  	= 	{pixel_data_d2[7:0] , 2'b00 }	;//CHROMA
assign pixel_clk_o      =   pixel_clk;

未打拍颜色失真:

输入同步后的图片:颜色正常

不明白:一般意义上的理解是外部单bit异步输入,需要打拍消除亚稳态。如果外部进来的随路时钟和数据,为什么需要使用随路时钟打拍随路数据和同步信号后显示正常?

输入并行16bit图像数据,刚开始,我在fpga直接assign输出给显示驱动芯片。显示异常,最后使用进来的随路时钟把所有信号同步后输出,显示正常了。到现在不明白,同步打拍后,到底改变了什么?

有网友解释:同步信号需要严格对齐,打拍也是瞎猫碰死耗子。因为直接通过FPGA走线也不一样场。需要使用set_max_delay约束。

相关推荐
nature_forest7 小时前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛7 小时前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog
upper20207 小时前
从零开始做Verilog实验--01--4位计数器
fpga开发
upper20207 小时前
从零开始动手做Verilog实验--02--模为60的BCD加法器
fpga开发
nbwenren8 小时前
基于AD9250数据接收的FPGA纯Verilog实现JESD204B协议及三套工程源码支持
fpga开发
upper20208 小时前
从零开始动手做Verilog实验--03--自动售卖机
fpga开发
salipopl1 天前
FPGA中AXI-FIFO主机接口的自定义实现与versal读写工程分析
网络·fpga开发
觉感1 天前
25、Verilog RTL 级低功耗设计(下)
fpga开发·verilog教程
可编程芯片开发1 天前
基于均匀线阵混频信号和FFT变换的相移波束形成算法FPGA实现
fpga开发·fft变换·均匀线阵·混频信号·相移波束形成
汽车仪器仪表相关领域1 天前
Kvaser USBcan Pro 2xHS v2:双通道高速 CAN/FD 专业级 USB 接口,汽车与工业总线深度开发与诊断的核心工具
网络·人工智能·功能测试·fpga开发·汽车·可用性测试