端口输入的数据为什么要打拍?

一次作者在开发图像时候,对输入的图像没有打拍,直接输出给显示终端,时好时坏,或者图像颜色不正确,最终经过打拍解决了此问题。

c 复制代码
//配置为16-Bit SDR ITU-R BT.656模式时pixel_data[23:16]为高阻。

always @(posedge pixel_clk ) begin
	pixel_data_d1<=pixel_data[15:0];
	pixel_data_d2<=pixel_data_d1;
end

always @(posedge pixel_clk ) begin
	hs_d1<=hs;
	hs_d2<=hs_d1;
end

always @(posedge pixel_clk ) begin
	vs_d1<=vs;
	vs_d2<=vs_d1;
end

always @(posedge pixel_clk) begin
	de_i_d1<=de_i;
	de_i_d2<=de_i_d1;
end


assign pixel_o[19:10]  	= 	{pixel_data_d2[15:8], 2'b00	}  	;//LUMA
assign pixel_o[9:0]  	= 	{pixel_data_d2[7:0] , 2'b00 }	;//CHROMA
assign pixel_clk_o      =   pixel_clk;

未打拍颜色失真:

输入同步后的图片:颜色正常

不明白:一般意义上的理解是外部单bit异步输入,需要打拍消除亚稳态。如果外部进来的随路时钟和数据,为什么需要使用随路时钟打拍随路数据和同步信号后显示正常?

输入并行16bit图像数据,刚开始,我在fpga直接assign输出给显示驱动芯片。显示异常,最后使用进来的随路时钟把所有信号同步后输出,显示正常了。到现在不明白,同步打拍后,到底改变了什么?

有网友解释:同步信号需要严格对齐,打拍也是瞎猫碰死耗子。因为直接通过FPGA走线也不一样场。需要使用set_max_delay约束。

相关推荐
Aaron15888 小时前
AD9084和Versal RF系列具体应用案例对比分析
嵌入式硬件·算法·fpga开发·硬件架构·硬件工程·信号处理·基带工程
FPGA小迷弟10 小时前
modelsim使用教程,仿真技巧,精华帖
fpga开发·verilog·fpga·modelsim
华舞灵瞳13 小时前
学习FPGA(八)快速傅里叶变换
学习·fpga开发
stars-he17 小时前
FPGA学习笔记(7)以太网UDP数据报文发送电路设计(一)
笔记·网络协议·学习·fpga开发·udp
扮作大侠17 小时前
2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status
fpga开发
碎碎思18 小时前
从 JTAG 启动 Zynq-7000 嵌入式 Linux:使用 XSCT 全流程教程
linux·运维·服务器·fpga开发
minglie119 小时前
Tang-Nano-1K的rPLL
fpga开发
minglie119 小时前
Vitis HLS流水灯测试
fpga开发
风_峰1 天前
AMD 自适应SoC产品系列讲解
fpga开发
FPGA小c鸡2 天前
AXI-Full突发传输完全攻略:从INCR/WRAP/FIXED到4KB边界、地址计算、响应机制(附实战案例)
fpga开发