axis driver
https://www.freesion.com/article/56291504499/
verilog testbench
黄埔数据分析2023-10-16 10:56
相关推荐
Gn.4525 天前
FPGA-DE2115开发板实现4位全加器、3-8译码器。贝塔实验室7 天前
FPGA 配置原理9527华安7 天前
UltraScale系列FPGA实现SDI转PCIE3.0采集卡,基于UltraScale GTH+XDMA架构,提供工程源码和技术支持FPGA狂飙14 天前
快速傅里叶变换(FFT):从数学公式到5G信号,揭开数字世界的“频率密码”沐欣工作室_lvyiyi22 天前
基于物联网的智能蔬菜仓库设计(论文+源码)RunningCamel23 天前
[Vivado报错] [Runs 36-527] DCP does not exist北城笑笑1 个月前
FPGA 28 ,基于 Vivado Verilog 的呼吸灯效果设计与实现( 使用 Vivado Verilog 实现呼吸灯效果 )涛tao讲道1 个月前
FPGA的IP核接口引脚含义-快解鹏展-penggeon1 个月前
verilog 编写猫狗过河实验乘风~&1 个月前
fpga学习入门 串口rs232回环