SDRAM：synchronous DRAM，同步DRAM
一、原理
- SDRAM和传统DRAM的区别：
- 传统DRAM：和CPU之间采用异步方式交换数据。CPU发出地址和控制信号后，经过一段延迟时间，数据才读出或写入。在这段时间里，CPU不断采样DRAM的完成信号，处于忙等状态，不能做其他工作
- SDRAM：和CPU之间采用同步方式交换数据。其读写受系统时钟（前端总线时钟）控制，它将CPU或其他主设备发出的地址和控制信息锁存起来，经过确定的几个时钟周期后给出响应。因此主设备在这段时间内可以安全地进行其他操作
- SDRAM的芯片工作过程
- 在CLK时钟上升沿，片选信号CS和行地址选通信号RAS有效
- 经过一段延时，列选通信号CAS有效，并同时发出读或写命令（此时行列地址被确定，已选中具体的存储单元）
- 对于读操作，在经过一个时钟后，输出数据开始有效，其后的每一个时钟都有一个或多个数据连续从总线上读出，直到完成突发长度BL指定的所有数据传送；对于写操作，则没有时钟时延而直接开始写入
- DDR SDRAM芯片技术：double data rate，是对标准SDRAM的改进
- 芯片内部I/O缓冲中数据有"两位预取功能"，并利用存储器总线上时钟信号的上升沿与下降沿进行两次传送，以实现一个时钟内传送两次数据的功能
采用DDR SDRAM技术的存储芯片，时钟频率为200MHz，存储器总线中的数据线位宽为64（即每次传送64位），则存储器总线上数据的最大传输率（带宽）为？
200 M H z × 2 × 64 8 = 3.2 G B / s 200MHz\times 2\times \frac{64}{8}=3.2GB/s 200MHz×2×864=3.2GB/s
- DDR2 SDRAM芯片技术：
- 芯片内部的I/O缓冲可以进行4位预取，即一个时钟内有4个数据被取到I/O缓冲中
采用DDR2 SDRAM级数的存储芯片，内部CLK时钟的频率为200MHz，若存储器总线每次传送64位，则存储器总线的最大数据传输率（带宽为）？
200 M H z × 4 × 64 8 = 6.4 G B / s 200MHz\times 4 \times \frac{64}{8}=6.4GB/s 200MHz×4×864=6.4GB/s
- DDR3 SDRAM芯片技术：
- 芯片内部I/O缓冲可以进行8位预取，即一个时钟内有8个数据被取到I/O缓冲中
采用DDR3 SDRAM级数的存储芯片，内部CLK时钟的频率为200MHz，若存储器总线每次传送64位，则存储器总线的最大数据传输率（带宽为）？
200 M H z × 8 × 64 8 = 12.8 G B / s 200MHz\times 8 \times \frac{64}{8}=12.8GB/s 200MHz×8×864=12.8GB/s