1.赋值语句：
（1）在VHDL中，只能在VHDL程序的并行部分进行信号说明，但是可以在VHDL的并行语句和顺序语句中同时使用信号的赋值语句。
（2）变量的说明和赋值语句只能在VHDL程序的顺序语句部分进行说明和使用，即只能出现在进程、过程和函数中。
2.case语句中的条件表达式的值必须列举穷尽，又不能重复。不能穷尽的条件表达式的值用others表示。
相关推荐
dai8910115 小时前
使用紫光同创FPGA实现HSSTLP IP支持的线速率s09071366 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南Joshua-a15 小时前
FPGA基于计数器的分频器时序违例的解决方法尤老师FPGA16 小时前
LVDS系列38：Xilinx 7系 AD9253 LVDS接口设计仿真(五)史蒂芬_丁16 小时前
PG分频_CLB博览鸿蒙19 小时前
嵌入式是否如传说中那么简单？Aaron158820 小时前
全频段SDR干扰源模块设计洋洋Young1 天前
【Xilinx FPGA】DDR3 SDRAM 控制器碎碎思1 天前
在 FPGA 里跑 SDR 和 FT8：一个 32 MHz 全频谱无线电的硬核实现EVERSPIN2 天前
USB3.0接口转换高性能图像传感和数据采集方案