1.赋值语句：
（1）在VHDL中，只能在VHDL程序的并行部分进行信号说明，但是可以在VHDL的并行语句和顺序语句中同时使用信号的赋值语句。
（2）变量的说明和赋值语句只能在VHDL程序的顺序语句部分进行说明和使用，即只能出现在进程、过程和函数中。
2.case语句中的条件表达式的值必须列举穷尽，又不能重复。不能穷尽的条件表达式的值用others表示。
相关推荐
fei_sun16 小时前
【Verilog】第一章作业深圳市雷龙发展有限公司longsto16 小时前
基于FPGA（现场可编程门阵列）的SD NAND图片显示系统是一个复杂的项目，它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面9527华安21 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出，基于XDMA+GTH架构，提供工程源码和技术支持able陈21 小时前
为什么verilog中递归函数需要定义为automatic?fei_sun1 天前
【Verilog】第二章作业碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目江山如画，佳人北望1 天前
fpga-状态机的设计及应用晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核CWNULT1 天前
AMD(Xilinx) FPGA配置Flash大小选择碎碎思2 天前
很能体现FPGA硬件思维的一道面试题