基于FPGA的PS端的Si5340的控制

1、功能

Si5340/41-D可以输出任意频率,当然有范围,100Hz1GHz。外部输入为24M或者4854M的XTAL,VCO在13500~14256Mhz之间,控制接口采用IIC或者SPI。

芯片架构图

2、IIC控制方式

3、直接上控制代码

使用米联客ZU3EG,将控制接口接入到PS的IIC上

4、控制需要注意的寄存器

输出公式

P0=IN*(M_NUM/M_DEN)/R_REG/(N_NUM/N_DEN)

(1)输入选择

(2)输出配置

(3)Divider

(4)分数倍频器 M_NUM/M_DEN

(5)第一级整数分频器R_REG

(6)分数分频器N_NUM/N_DEN

5、PS控制

(1)写函数

复制代码
int si5340_write(XIicPs *I2C_Ptr,u16 register_address, u8 data) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	int status;
	u8 page_select_send_buff[2] = {0x01,page_byte};
	status = XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	u8 write_reg_send_buff[2] = {reg_byte,data};
	status = XIicPs_MasterSendPolled(I2C_Ptr, write_reg_send_buff, 2, slave);
	return status;
}

(2)读函数

复制代码
u8 si5340_read(XIicPs *I2C_Ptr,u16 register_address) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	u8 page_select_send_buff[2] = {0x01,page_byte};
	XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	XIicPs_MasterSendPolled(I2C_Ptr, &reg_byte, 1, slave);
	u8 data;
	XIicPs_MasterRecvPolled(I2C_Ptr, &data, 1, slave);
	return data;
}

6、控制结束

控制函数在链接

https://download.csdn.net/download/sinat_39724439/88525099

相关推荐
nanxl137 分钟前
FPGA-DDS信号发生器
fpga开发·verilog·vivado
黄埔数据分析2 小时前
RecoNIC 入门:SmartNIC 上支持 RDMA 的计算卸载-FPGA-智能网卡-AMD-Xilinx
fpga开发
nanxl15 小时前
FPGA-数字时钟
fpga开发·verilog·vivado
尤老师FPGA18 小时前
LVDS系列9:Xilinx 7系可编程输入延迟(二)
单片机·嵌入式硬件·fpga开发
内有小猪卖1 天前
时序约束 记录
fpga开发
Cao1234567893211 天前
FPGA时钟设计
fpga开发
JNTeresa1 天前
锁存器知识点详解
fpga开发
Cao1234567893211 天前
FPGA基础之基础语法
fpga开发
一大Cpp1 天前
通过Quartus II实现Nios II编程
fpga开发
7yewh1 天前
Verilog 语法 (二)
fpga开发