基于FPGA的PS端的Si5340的控制

1、功能

Si5340/41-D可以输出任意频率,当然有范围,100Hz~1GHz。外部输入为24M或者48~54M的XTAL,VCO在13500~14256Mhz之间,控制接口采用IIC或者SPI。

芯片架构图

2、IIC控制方式

3、直接上控制代码

使用米联客ZU3EG,将控制接口接入到PS的IIC上

4、控制需要注意的寄存器

输出公式

P0=IN*(M_NUM/M_DEN)/R_REG/(N_NUM/N_DEN)

(1)输入选择

(2)输出配置

(3)Divider

(4)分数倍频器 M_NUM/M_DEN

(5)第一级整数分频器R_REG

(6)分数分频器N_NUM/N_DEN

5、PS控制

(1)写函数

int si5340_write(XIicPs *I2C_Ptr,u16 register_address, u8 data) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	int status;
	u8 page_select_send_buff[2] = {0x01,page_byte};
	status = XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	u8 write_reg_send_buff[2] = {reg_byte,data};
	status = XIicPs_MasterSendPolled(I2C_Ptr, write_reg_send_buff, 2, slave);
	return status;
}

(2)读函数

u8 si5340_read(XIicPs *I2C_Ptr,u16 register_address) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	u8 page_select_send_buff[2] = {0x01,page_byte};
	XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	XIicPs_MasterSendPolled(I2C_Ptr, &reg_byte, 1, slave);
	u8 data;
	XIicPs_MasterRecvPolled(I2C_Ptr, &data, 1, slave);
	return data;
}

6、控制结束

控制函数在链接

https://download.csdn.net/download/sinat_39724439/88525099

相关推荐
IM_DALLA3 小时前
【Verilog学习日常】—牛客网刷题—Verilog进阶挑战—VL25
学习·fpga开发·verilog学习
辣个蓝人QEX3 小时前
【FPGA开发】Modelsim如何给信号分组
fpga开发·modelsim·zynq
li星野7 小时前
ZYNQ:点亮LED灯
fpga开发·zynq·7010
9527华安7 小时前
FPGA实现PCIE视频采集转HDMI输出,基于XDMA中断架构,提供3套工程源码和技术支持
fpga开发·音视频·pcie·xdma·ov5640·hdmi
乌恩大侠8 小时前
【Xcode Command Line Tools】安装指南
macos·fpga开发·c
apple_ttt8 小时前
从零开始讲PCIe(9)——PCIe总线体系结构
fpga开发·fpga·pcie
Little Tian12 小时前
信号用wire类型还是reg类型定义
fpga开发
apple_ttt1 天前
从零开始讲PCIe(6)——PCI-X概述
fpga开发·fpga·pcie
水饺编程1 天前
【英特尔IA-32架构软件开发者开发手册第3卷:系统编程指南】2001年版翻译,1-2
linux·嵌入式硬件·fpga开发
apple_ttt1 天前
从零开始讲PCIe(5)——66MHZ的PCI总线与其限制
fpga开发·fpga·pcie