基于FPGA的PS端的Si5340的控制

1、功能

Si5340/41-D可以输出任意频率,当然有范围,100Hz1GHz。外部输入为24M或者4854M的XTAL,VCO在13500~14256Mhz之间,控制接口采用IIC或者SPI。

芯片架构图

2、IIC控制方式

3、直接上控制代码

使用米联客ZU3EG,将控制接口接入到PS的IIC上

4、控制需要注意的寄存器

输出公式

P0=IN*(M_NUM/M_DEN)/R_REG/(N_NUM/N_DEN)

(1)输入选择

(2)输出配置

(3)Divider

(4)分数倍频器 M_NUM/M_DEN

(5)第一级整数分频器R_REG

(6)分数分频器N_NUM/N_DEN

5、PS控制

(1)写函数

复制代码
int si5340_write(XIicPs *I2C_Ptr,u16 register_address, u8 data) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	int status;
	u8 page_select_send_buff[2] = {0x01,page_byte};
	status = XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	u8 write_reg_send_buff[2] = {reg_byte,data};
	status = XIicPs_MasterSendPolled(I2C_Ptr, write_reg_send_buff, 2, slave);
	return status;
}

(2)读函数

复制代码
u8 si5340_read(XIicPs *I2C_Ptr,u16 register_address) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	u8 page_select_send_buff[2] = {0x01,page_byte};
	XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	XIicPs_MasterSendPolled(I2C_Ptr, &reg_byte, 1, slave);
	u8 data;
	XIicPs_MasterRecvPolled(I2C_Ptr, &data, 1, slave);
	return data;
}

6、控制结束

控制函数在链接

https://download.csdn.net/download/sinat_39724439/88525099

相关推荐
千宇宙航10 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第十课——图像gamma矫正的FPGA实现
图像处理·计算机视觉·缓存·fpga开发
fei_sun11 小时前
【FPGA】LUT如何实现组合逻辑、时序逻辑
fpga开发
小眼睛FPGA12 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 以太网传输实验例程
科技·单片机·嵌入式硬件·ai·fpga开发·fpga
千宇宙航13 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第十二课——图像增强的FPGA实现
图像处理·计算机视觉·fpga开发
hahaha60161 天前
通过Tcl脚本命令:set_param labtools.auto_update_hardware 0
fpga开发
霖001 天前
FPGA通信设计十问
运维·人工智能·经验分享·vscode·fpga开发·编辑器
悲喜自渡7212 天前
硬件加速(FPGA)
fpga开发
雨霁初曦2 天前
串行数据检测器,检测到011,Y输出1,否则为0.
fpga开发·数字电路与逻辑设计·logisim
Major_pro2 天前
MIG_IP核的时钟系统
fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
科技·嵌入式硬件·ai·fpga开发·fpga