基于FPGA的PS端的Si5340的控制

1、功能

Si5340/41-D可以输出任意频率,当然有范围,100Hz1GHz。外部输入为24M或者4854M的XTAL,VCO在13500~14256Mhz之间,控制接口采用IIC或者SPI。

芯片架构图

2、IIC控制方式

3、直接上控制代码

使用米联客ZU3EG,将控制接口接入到PS的IIC上

4、控制需要注意的寄存器

输出公式

P0=IN*(M_NUM/M_DEN)/R_REG/(N_NUM/N_DEN)

(1)输入选择

(2)输出配置

(3)Divider

(4)分数倍频器 M_NUM/M_DEN

(5)第一级整数分频器R_REG

(6)分数分频器N_NUM/N_DEN

5、PS控制

(1)写函数

复制代码
int si5340_write(XIicPs *I2C_Ptr,u16 register_address, u8 data) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	int status;
	u8 page_select_send_buff[2] = {0x01,page_byte};
	status = XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	u8 write_reg_send_buff[2] = {reg_byte,data};
	status = XIicPs_MasterSendPolled(I2C_Ptr, write_reg_send_buff, 2, slave);
	return status;
}

(2)读函数

复制代码
u8 si5340_read(XIicPs *I2C_Ptr,u16 register_address) {
	u8 slave = SI5340_SLAVE_ID;
	u8 page_byte;
	page_byte = (register_address >> 8);
	u8 page_select_send_buff[2] = {0x01,page_byte};
	XIicPs_MasterSendPolled(I2C_Ptr, page_select_send_buff, 2, slave);
	u8 reg_byte;
	reg_byte = (register_address & 0xFF);
	XIicPs_MasterSendPolled(I2C_Ptr, &reg_byte, 1, slave);
	u8 data;
	XIicPs_MasterRecvPolled(I2C_Ptr, &data, 1, slave);
	return data;
}

6、控制结束

控制函数在链接

https://download.csdn.net/download/sinat_39724439/88525099

相关推荐
kaizq3 小时前
在线MakerChip虚拟FPGA设计动态仿真实践
fpga开发·mulerun·makerchip·virtualfpgalab·在线动态仿真·imacopilot
FPGA小徐3 小时前
OV5640 摄像头 DDR3 缓存 HDMI/VGA 显示系统详解与
fpga开发
Monkey of Semi4 小时前
ARTIX-7 FPGA 核心板学习之FPGA Xilinx 7 series 命名规则
fpga开发
ALINX技术博客4 小时前
【黑金云课堂】FPGA技术教程Vitis开发:TCP以太网通信
网络协议·tcp/ip·fpga开发
FPGA小徐6 小时前
FPGA 电赛信号叠加与分离项目 完整工程包
fpga开发
FPGA小徐6 小时前
FPGA在做信号处理相比cpu的优势对比
fpga开发
Szime6 小时前
AD9218国产替代方向:双通道10位105MSPS ADC深智微科技选型经验
fpga开发
江鸟的坚持6 小时前
xilinx xadc 例化
fpga开发·xadc·xilinx xadc
明德扬7 小时前
AD采集卡适配方案交流:模块、板卡与FPGA示例工程支持
fpga开发
FPGA小徐8 小时前
FPGA 千兆以太网原理全解析(含题目)
fpga开发