VIVADO+FPGA调试记录

爱写代码的liding2023-11-16 14:31

vivado+FPGA调试记录

  • [vitis编译vivado导出的硬件平台，提示'xxxx.h file cant find'](#vitis编译vivado导出的硬件平台，提示'xxxx.h file cant find')
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台，提示'xxxx.h file cant find'

此硬件平台中，包含有AXI接口类型的ip。在vitis编译硬件平台时，经常会报错，常用的解决方法是，按照下图修改对应文件夹下的makefile文件

1.路径 hw/drivers/ip_name/src下的makefile

  1. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src

3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的，并不包含axi接口

解决方法：在应用工程上右键单击，单击properties。

找到C/C++ General --> Paths and Symbols，在右边的Includes选项卡上点击Add按钮：

点击Workspace按钮，选择包含头文件的文件夹

即可编译成功

相关推荐
贝塔实验室1 天前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程
tiantianuser2 天前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
ALINX技术博客2 天前
【新品解读】一板多能，AXRF49 定义新一代 RFSoC FPGA 开发平台
射频工程·fpga·amd·rfsoc·alinx
迎风打盹儿2 天前
FPGA仿真中阻塞赋值（=）和非阻塞赋值（＜=）区别
verilog·fpga·阻塞赋值·非阻塞赋值·testbench仿真
tiantianuser3 天前
RDMA简介3之四种子协议对比
verilog·fpga·vivado·rdma·高速传输
XINVRY-FPGA9 天前
XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASIC
嵌入式硬件·安全·阿里云·ai·fpga开发·云计算·fpga
XINVRY-FPGA14 天前
XC7A200T-2FFG1156I FPGA AMD Xilinx Artix-7
5g·ai·fpga开发·云计算·硬件工程·fpga
ALINX技术博客14 天前
助力 FPGA 国产化，ALINX 携多款方案亮相深圳、广州“紫光同创 FPGA 技术研讨会”
图像处理·fpga开发·自动驾驶·射频工程·fpga
北城笑笑16 天前
FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）
fpga开发·fpga
霖0016 天前
FPGA开发全流程
网络·经验分享·嵌入式硬件·fpga开发·流程图·fpga
热门推荐
01【图像处理与机器视觉】XJTU期末考点02KGG转MP3工具|非KGM文件|解密音频03YOLOv8入门 | 重要性能衡量指标、训练结果评价及分析及影响mAP的因素【发论文关注的指标】04海康Visionmaster-常见问题排查方法-启动阶段05从零安装 LLaMA-Factory 微调 Qwen 大模型成功及所有的坑06【SpeedAI科研小助手】2分钟极速解决知网维普重复率、AIGC率过高，一键全文降！文件格式不变，公式都保留的！07Coze扣子平台完整体验和实践（附国内和国际版对比）08DeepSeek各版本说明与优缺点分析09VMware虚拟机安装Win7专业版保姆级教程（附镜像包）1020分钟拿下字节Coze工作流搭建全部知识点，保姆级小白教学干货密集