VIVADO+FPGA调试记录

vivado+FPGA调试记录

  • [vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'](#vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find')
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'

此硬件平台中,包含有AXI接口类型的ip。在vitis编译硬件平台时,经常会报错,常用的解决方法是,按照下图修改对应文件夹下的makefile文件

1.路径 hw/drivers/ip_name/src下的makefile

  1. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src

3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的,并不包含axi接口

解决方法:在应用工程上右键单击,单击properties。

找到C/C++ General --> Paths and Symbols,在右边的Includes选项卡上点击Add按钮:

点击Workspace按钮,选择包含头文件的文件夹

即可编译成功

相关推荐
行者..................3 天前
调试、开发板、串口、Vitis、源码。
fpga
爱奔跑的虎子4 天前
FPGA与Matlab图像处理之伽马校正
图像处理·matlab·fpga开发·fpga·vivado·xilinx
行者..................7 天前
FPGA编程指南: CSU DMA传输
fpga开发·fpga
行者..................8 天前
ZYNQ MPSOC FPGA 仿真 教程
fpga开发·fpga
热爱学习地派大星10 天前
BRAM IP Native模式使用
fpga开发·ip·verilog·fpga·存储器·bram
行者..................11 天前
FPGA 时序逻辑 组合逻辑 连接 语句
fpga开发·fpga
FPGA狂飙12 天前
1分钟 快速掌握 双向信号(inout信号)
fpga开发·verilog·fpga·xilinx
FPGA狂飙18 天前
【FPGA数字信号处理】并行FIR滤波器
fpga开发·信号处理·verilog·fpga·xilinx
Mr.Cssust19 天前
基于FPGA实现SD卡的数据读写(SD NAND FLASH)
嵌入式·verilog·fpga·芯片·sd·存储·flash
北城笑笑20 天前
FPGA第 5 篇,FPGA技术优略势,FPGA学习方向,FPGA学习路线(FPGA专业知识的学习方向,FPGA现场可编程门阵列学习路线和方向)
fpga