VIVADO+FPGA调试记录

vivado+FPGA调试记录

  • [vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'](#vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find')
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'

此硬件平台中,包含有AXI接口类型的ip。在vitis编译硬件平台时,经常会报错,常用的解决方法是,按照下图修改对应文件夹下的makefile文件

1.路径 hw/drivers/ip_name/src下的makefile

  1. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src

3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的,并不包含axi接口

解决方法:在应用工程上右键单击,单击properties。

找到C/C++ General --> Paths and Symbols,在右边的Includes选项卡上点击Add按钮:

点击Workspace按钮,选择包含头文件的文件夹

即可编译成功

相关推荐
ALINX技术博客9 天前
【黑金云课堂】FPGA技术教程:PLL锁相环实验和MIO应用
fpga开发·fpga
我爱C编程10 天前
【3.4】双口RAM模块的FPGA实现
fpga开发·fpga·fft·双口ram
ALINX技术博客13 天前
【黑金云课堂】FPGA技术教程FPGA基础:流水灯实验
fpga开发·fpga
tiger11916 天前
FPGA独立实现LLM推理方案——FlighLLM
fpga开发·llm·fpga·ai推理
简简单单做算法18 天前
【第2章>第2节】基于FPGA的图像双线性插值实现——理论分析与MATLAB仿真
matlab·fpga·图像双线性插值
北城笑笑19 天前
FPGA 与 市场主流芯片分类详解:SoC/CPU/GPU/DPU 等芯片核心特性与工程应用
前端·单片机·fpga开发·fpga
R.X. NLOS20 天前
ZYNQ 开发知识点记录:AXI Timer 硬件定时器与中断机制解密
fpga开发·fpga·axi定时器
北城笑笑20 天前
FPGA 51,基于 ZYNQ 7Z010 的 FPGA 高速路由转发加速系统架构设计(Xilinx ZYNQ-MINI 7Z010 CLG400 -1)
前端·fpga开发·系统架构·fpga
ALINX技术博客20 天前
【黑金云课堂】VMware Ubuntu 开发环境安装教程
linux·fpga开发·fpga
我爱C编程20 天前
【3.2】FFT/IFFT变换的数学原理概述与MATLAB仿真
算法·matlab·fpga·fft·ifft