VIVADO+FPGA调试记录

vivado+FPGA调试记录

  • [vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'](#vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find')
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'

此硬件平台中,包含有AXI接口类型的ip。在vitis编译硬件平台时,经常会报错,常用的解决方法是,按照下图修改对应文件夹下的makefile文件

1.路径 hw/drivers/ip_name/src下的makefile

  1. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src

3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的,并不包含axi接口

解决方法:在应用工程上右键单击,单击properties。

找到C/C++ General --> Paths and Symbols,在右边的Includes选项卡上点击Add按钮:

点击Workspace按钮,选择包含头文件的文件夹

即可编译成功

相关推荐
神电测控2 天前
新品发布:国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡(PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口)
fpga·zynq·crio·神电测控·王电令·sbrio·linuxrt
ALINX技术博客3 天前
ALINX 亮相 2026 WAIC 世界人工智能大会,展示 AI 视觉 FPGA+GPU 异构计算与电子后视镜解决方案
人工智能·ai·fpga·世界人工智能大会·电子后视镜
Eloudy6 天前
RFSoC 4x2 参考手册
fpga
忆锦紫6 天前
vivado报错及解决【十】
fpga开发·fpga·vivado
忆锦紫7 天前
vivado报错及解决【十一】
fpga开发·fpga·vivado·xilinx
ALINX技术博客9 天前
AMD MoP 封装策略解读 | HBM 大热,为何 AMD Versal 系列反选 LPDDR5X?
fpga开发·fpga·amd·versal
repokey-Yao9 天前
AI 如何看懂 FPGA 大工程?RepoKey Starter 使用记录
人工智能·chatgpt·fpga
FPGA小迷弟20 天前
vivado中的AXI Interconnect到底应该怎么用,他的底层原理是什么,一篇文档全部理清楚!!!
网络协议·tcp/ip·fpga开发·verilog·fpga
徕卡1 个月前
GT收发器
fpga·gt
Passionate.Z1 个月前
基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现
图像处理·嵌入式硬件·算法·fpga开发·fpga