VIVADO+FPGA调试记录

vivado+FPGA调试记录

  • [vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'](#vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find')
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'

此硬件平台中,包含有AXI接口类型的ip。在vitis编译硬件平台时,经常会报错,常用的解决方法是,按照下图修改对应文件夹下的makefile文件

1.路径 hw/drivers/ip_name/src下的makefile

  1. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src

3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的,并不包含axi接口

解决方法:在应用工程上右键单击,单击properties。

找到C/C++ General --> Paths and Symbols,在右边的Includes选项卡上点击Add按钮:

点击Workspace按钮,选择包含头文件的文件夹

即可编译成功

相关推荐
ALINX技术博客2 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
fpga开发·fpga
jz_ddk2 天前
[实战] Zynq-7000 PCAP接口完全指南
fpga·ps·zynq·pcap·pl
林伟_fpga2 天前
从体系结构的维度认知FPGA
系统架构·fpga
Joshua-a3 天前
FPGA基于计数器的分频器时序违例的解决方法
嵌入式硬件·fpga开发·fpga
unicrom_深圳市由你创科技5 天前
专业fpga定制开发解决方案
fpga开发·fpga
FPGA小迷弟7 天前
ModelSim操作教程 详细操作手册【一】
fpga开发·fpga·modelsim·fpga仿真·rtl仿真
FPGA小迷弟11 天前
京微齐力FPGA联合modelsim仿真操作
fpga开发·ic·verilog·fpga·仿真
FPGA小迷弟12 天前
FPGA在工业控制行业的应用,行业研究文章
fpga开发·制造·数据采集·fpga·工业控制
whik119412 天前
Xilinx ZYNQ-7000系列FPGA选型指南
fpga·xilinx·zynq·选型·高速接口·资源
ShiMetaPi12 天前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:外设教程 09 CAN
arm开发·fpga开发·fpga·rk3568