VIVADO+FPGA调试记录

vivado+FPGA调试记录

  • [vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'](#vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find')
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台,提示'xxxx.h file cant find'

此硬件平台中,包含有AXI接口类型的ip。在vitis编译硬件平台时,经常会报错,常用的解决方法是,按照下图修改对应文件夹下的makefile文件

1.路径 hw/drivers/ip_name/src下的makefile

  1. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src

3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的,并不包含axi接口

解决方法:在应用工程上右键单击,单击properties。

找到C/C++ General --> Paths and Symbols,在右边的Includes选项卡上点击Add按钮:

点击Workspace按钮,选择包含头文件的文件夹

即可编译成功

相关推荐
爱奔跑的虎子2 天前
FPGA实现以太网(一)、以太网基础知识
fpga开发·以太网·fpga·vivado
FPGA小迷弟5 天前
FPGA在高速数据采集系统中的应用!!!
stm32·物联网·fpga开发·verilog·fpga
简简单单做算法5 天前
基于FPGA的图像双线性插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
matlab·verilog·fpga·图像双线性插值
FPGA小迷弟7 天前
如何提高FPGA的逻辑利用率与资源效率!!!
stm32·物联网·fpga开发·verilog·fpga
FPGA小迷弟7 天前
基于FPGA的图像处理算法研究!!!
stm32·物联网·fpga开发·verilog·fpga
望森FPGA11 天前
FPGA接口专题 | I2C总线 / 集成电路总线 / Inter-Integrated Circuit
学习·fpga开发·fpga
FPGA小迷弟11 天前
SRIO接口,FPGA实现,学习笔记。
stm32·物联网·fpga开发·verilog·fpga·1024程序员节
9527华安12 天前
FPGA搭建PCIE3.0通信架构简单读写测试,基于XDMA中断模式,提供3套工程源码和技术支持
fpga·xdma·pcie3.0
Tesseract_952720 天前
PetaLinux工程的常用命令——petalinux-create
linux·fpga
FPGA小迷弟20 天前
FPGA实现SPI接口,用verilog实现,SPI接口使用例程!!!
stm32·物联网·fpga开发·verilog·fpga