FPGA驱动CS4344 VHDL例程

CS4344是一款非常简单的I2S立体声24bit D/A芯片,采样率高达192KHz,相对于ADAU1761复杂的寄存器配置来说,CS4344非常友好,无需配置寄存器,只要按I2S时序输入数据,即可实现立体声输出,且10PIN TSSOP封装,对于DIY来说非常友好。

最近正好有音频输出需要,就选了CS4344,代码当然不用重复造轮子,GITHUB上已经有了,DInne Bosman大佬已经帮我造好了轮子,直接用就行了。

大佬说CS4344的手册有个坑,即:It does not show that the last bit of the previous sample is clocked in at the first rising SCLK after LRCK phase change.

在PYNQ-Z2开发板上测试通过,考虑到有朋友上GITHUB可能有困难,可以到我的资源下载工程。

相关推荐
凡亿卓达方案设计13 小时前
FPGA硬件开发怎么选靠谱方案商?
fpga开发
Eloudy16 小时前
QSFP28、RoCEv2、RFSoC-4x2 数据传输与器件链路
网络·fpga开发·rocev2
Echo_cy_17 小时前
基于ZYNQ-7000的Ethernet驱动配置
linux·驱动开发·嵌入式硬件·fpga开发·ethernet·zynq
現実君19 小时前
关于MCU下位替换FPGA的经验与方案
单片机·嵌入式硬件·fpga开发
Terasic友晶科技1 天前
【教程】Agilex 5 SoC 的两种启动模式的开发演示(一)(FPGA Configuration First)
fpga开发·agilex 5 soc
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Vitis开发:SD卡WAV文件读取音频播放实验
fpga开发·音视频
sukalot2 天前
windows网络适配器驱动开发-为多个 Windows 版本生成 WiFiCx 驱动程序
windows·驱动开发
TE-茶叶蛋3 天前
Spec-Driven Development(规范驱动开发)
驱动开发
仲南音3 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner3 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发