关于put_response和get_response的总结

Response总结,共三种情况

(1)每一笔都等response -> 直接get_response

注意put_response的前提是当前的seq的body没有直接结束,这个body一定是最底层发req的那个seq的body

(2)连续发送数据,其中有的是blocking,有的是non-blocking的,针对blocking的req,发出去之后必须等待cpl回来之后才能发下一笔 -> 在一个seq里面多次发送req,如果是blocking的req就执行get-response,否则不执行,但是需要注意的是这个seq结束body的时间一定是所有req的rsp都回来了才结束;

(3)连续发,但是需要拿到每一个req的rsp->采用response handler,同样需要注意body任务的结束时间

针对driver需要注意,id_info一定要保证正确,get_next_item之后使用item_done();注意一定是不带rsp的,把rsp放在put_response(rsp)去做。

此外除了可以使用seq_item_port的put_response之外还可以使用rsp_port,针对seq_item_port除了使用put_response以外应该还可以使用put(没实验过)。

记录相关链接:

UVM中使用put_response的一个注意点-CSDN博客

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/Kizuna_AI/article/details/133684332

https://blog.csdn.net/tingtang13/article/details/46563031

https://www.cnblogs.com/csjt/p/15416039.html

https://blog.csdn.net/W1Z1Q/article/details/129966781

https://blog.csdn.net/W1Z1Q/article/details/129965689?csdn_share_tail={"type"%3A"blog"%2C"rType"%3A"article"%2C"rId"%3A"129965689"%2C"source"%3A"W1Z1Q"}

https://blog.csdn.net/gsjthxy/article/details/105276065

https://blog.csdn.net/gsjthxy/article/details/105276065

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/lbt_dvshare/article/details/80633839

https://zhuanlan.zhihu.com/p/436911218

相关推荐
Saniffer_SH16 小时前
【高清视频】笔记本电脑出现蓝屏、死机、慢、不稳定是这样连接分析M.2 SSD的
运维·服务器·网络·人工智能·驱动开发·嵌入式硬件·fpga开发
Z22ZHaoGGGG17 小时前
Verilog实现对采样信号有效值(RMS)的计算
fpga开发
简简单单做算法18 小时前
基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试
fpga开发·腐蚀·形态学处理·硬件调试
hong_fpgaer19 小时前
XILINX ZYNQ FPGA PS端DMA握手流程
fpga开发·vivado
北城笑笑20 小时前
FPGA 50 ,Xilinx Vivado 2020 版本安装流程,以及常见问题解析,附中文翻译( Vivado 2020 版本安装教程 )
fpga开发·fpga
GateWorld1 天前
主流FPGA厂商对SystemVerilog的支持现状
fpga开发·system verilog
Smart-佀3 天前
FPGA入门:CAN总线原理与Verilog代码详解
单片机·嵌入式硬件·物联网·算法·fpga开发
丁劲犇3 天前
B205mini FPGA工程粗浅解析:从架构到Trae开发介绍
ai·fpga开发·架构·ise·trae·b210·b205mini
应用市场3 天前
无线充电器原理与电路设计详解——从电磁感应到完整实现
3d·fpga开发
ALINX技术博客3 天前
【ALINX选型】AMD Kintex UltraScale+ 系列 FPGA 开发板速选
fpga开发