关于put_response和get_response的总结

Response总结,共三种情况

(1)每一笔都等response -> 直接get_response

注意put_response的前提是当前的seq的body没有直接结束,这个body一定是最底层发req的那个seq的body

(2)连续发送数据,其中有的是blocking,有的是non-blocking的,针对blocking的req,发出去之后必须等待cpl回来之后才能发下一笔 -> 在一个seq里面多次发送req,如果是blocking的req就执行get-response,否则不执行,但是需要注意的是这个seq结束body的时间一定是所有req的rsp都回来了才结束;

(3)连续发,但是需要拿到每一个req的rsp->采用response handler,同样需要注意body任务的结束时间

针对driver需要注意,id_info一定要保证正确,get_next_item之后使用item_done();注意一定是不带rsp的,把rsp放在put_response(rsp)去做。

此外除了可以使用seq_item_port的put_response之外还可以使用rsp_port,针对seq_item_port除了使用put_response以外应该还可以使用put(没实验过)。

记录相关链接:

UVM中使用put_response的一个注意点-CSDN博客

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/Kizuna_AI/article/details/133684332

https://blog.csdn.net/tingtang13/article/details/46563031

https://www.cnblogs.com/csjt/p/15416039.html

https://blog.csdn.net/W1Z1Q/article/details/129966781

https://blog.csdn.net/W1Z1Q/article/details/129965689?csdn_share_tail={"type"%3A"blog"%2C"rType"%3A"article"%2C"rId"%3A"129965689"%2C"source"%3A"W1Z1Q"}

https://blog.csdn.net/gsjthxy/article/details/105276065

https://blog.csdn.net/gsjthxy/article/details/105276065

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/lbt_dvshare/article/details/80633839

https://zhuanlan.zhihu.com/p/436911218

相关推荐
XINVRY-FPGA3 小时前
XC7VX485T-2FFG1157I Xilinx Virtex-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·fpga
鄙人菜鸡3 小时前
Xilinx IP Aurora 8B/10B 多级光纤串联复位时序
fpga开发
是大强5 小时前
数字 IC 设计
fpga开发
十年一梦实验室6 小时前
【Gemini+Claude】根据(工业级智能3D相机)系统描述创建软硬件架构图、爆炸图 +多线程主程序、主循环
数码相机·fpga开发
tiantianuser6 小时前
RDMA设计63:怎么进行网络嗅探功能测试
网络·fpga开发·rdma·高速传输·cmac·roce v2
Risehuxyc6 小时前
Verilog语言的标准发展历程及核心要点
fpga开发
maverick_1111 天前
【FPGA】关于两个数相加的“坑”
c语言·matlab·fpga开发
碎碎思1 天前
经典复活:3dfx Voodoo 显卡,正在被 FPGA“重做一遍”
fpga开发
listhi5201 天前
基于FPGA的电压表与串口通信系统设计
fpga开发
rit84324991 天前
基于FPGA的数字秒表设计(Verilog实现)
fpga开发