关于put_response和get_response的总结

Response总结,共三种情况

(1)每一笔都等response -> 直接get_response

注意put_response的前提是当前的seq的body没有直接结束,这个body一定是最底层发req的那个seq的body

(2)连续发送数据,其中有的是blocking,有的是non-blocking的,针对blocking的req,发出去之后必须等待cpl回来之后才能发下一笔 -> 在一个seq里面多次发送req,如果是blocking的req就执行get-response,否则不执行,但是需要注意的是这个seq结束body的时间一定是所有req的rsp都回来了才结束;

(3)连续发,但是需要拿到每一个req的rsp->采用response handler,同样需要注意body任务的结束时间

针对driver需要注意,id_info一定要保证正确,get_next_item之后使用item_done();注意一定是不带rsp的,把rsp放在put_response(rsp)去做。

此外除了可以使用seq_item_port的put_response之外还可以使用rsp_port,针对seq_item_port除了使用put_response以外应该还可以使用put(没实验过)。

记录相关链接:

UVM中使用put_response的一个注意点-CSDN博客

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/Kizuna_AI/article/details/133684332

https://blog.csdn.net/tingtang13/article/details/46563031

https://www.cnblogs.com/csjt/p/15416039.html

https://blog.csdn.net/W1Z1Q/article/details/129966781

https://blog.csdn.net/W1Z1Q/article/details/129965689?csdn_share_tail={"type"%3A"blog"%2C"rType"%3A"article"%2C"rId"%3A"129965689"%2C"source"%3A"W1Z1Q"}

https://blog.csdn.net/gsjthxy/article/details/105276065

https://blog.csdn.net/gsjthxy/article/details/105276065

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/lbt_dvshare/article/details/80633839

https://zhuanlan.zhihu.com/p/436911218

相关推荐
知行合一←_←8 小时前
误码仪与时钟极性
fpga开发
upper20209 小时前
vivado使用那些事之综合策略
fpga开发·vivado·vivado综合策略
2CM_Embed9 小时前
Quartus II 工程编译与 FPGA 下载流程记录
嵌入式硬件·fpga开发
千寻xun11 小时前
视频图像学习笔记
fpga开发
国科安芯21 小时前
航天电子模拟前端三大支柱:精密运放、高速运放与电压监控的协同设计方法——ASL8522S/ASL622S/ASL706S技术解析
前端·单片机·嵌入式硬件·fpga开发·架构·安全性测试
謓泽1 天前
【6.26】芯片测试入门 从零搭自动化测试框架|PyVISA+OOP 保姆级教程
stm32·单片机·fpga开发·雷达·tr
乌恩大侠1 天前
【AI-RAN】面向电信行业的 NVIDIA DGX BasePOD
人工智能·fpga开发·o-ru
传感器与混合集成电路2 天前
伺服数据采集控制模块系统集成实战手册:接口设计要点、上电顺序与开发环境配置全解析
fpga开发
xxLearn3 天前
Vivado 2025.2 下载程序时提示:“ERROR : invalid command name ps7_init“
fpga开发
科恒盛远3 天前
【无标题】
fpga开发·硬件工程·信号处理