关于put_response和get_response的总结

Response总结,共三种情况

(1)每一笔都等response -> 直接get_response

注意put_response的前提是当前的seq的body没有直接结束,这个body一定是最底层发req的那个seq的body

(2)连续发送数据,其中有的是blocking,有的是non-blocking的,针对blocking的req,发出去之后必须等待cpl回来之后才能发下一笔 -> 在一个seq里面多次发送req,如果是blocking的req就执行get-response,否则不执行,但是需要注意的是这个seq结束body的时间一定是所有req的rsp都回来了才结束;

(3)连续发,但是需要拿到每一个req的rsp->采用response handler,同样需要注意body任务的结束时间

针对driver需要注意,id_info一定要保证正确,get_next_item之后使用item_done();注意一定是不带rsp的,把rsp放在put_response(rsp)去做。

此外除了可以使用seq_item_port的put_response之外还可以使用rsp_port,针对seq_item_port除了使用put_response以外应该还可以使用put(没实验过)。

记录相关链接:

UVM中使用put_response的一个注意点-CSDN博客

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/Kizuna_AI/article/details/133684332

https://blog.csdn.net/tingtang13/article/details/46563031

https://www.cnblogs.com/csjt/p/15416039.html

https://blog.csdn.net/W1Z1Q/article/details/129966781

https://blog.csdn.net/W1Z1Q/article/details/129965689?csdn_share_tail={"type"%3A"blog"%2C"rType"%3A"article"%2C"rId"%3A"129965689"%2C"source"%3A"W1Z1Q"}

https://blog.csdn.net/gsjthxy/article/details/105276065

https://blog.csdn.net/gsjthxy/article/details/105276065

https://www.cnblogs.com/Alfred-HOO/articles/16519230.html

https://blog.csdn.net/lbt_dvshare/article/details/80633839

https://zhuanlan.zhihu.com/p/436911218

相关推荐
szxinmai主板定制专家15 小时前
基于 RK3588+RK1820/28 算力卡的国产工控机,适用于机器视觉,机器人等边缘算力场景
人工智能·fpga开发·zynq·控制器·mpsoc·半导体设备
unicrom_深圳市由你创科技18 小时前
硬件在环(HIL)测试在FPGA项目中为什么重要?
fpga开发
嵌入式-老费1 天前
esp32开发与应用(和高云FPGA的配合)
fpga开发
156002548401 天前
基于3U VPX总线架构的VU37P FPGA高带宽HBM缓存数据处理卡(缓存带宽480GB/s)
fpga开发·架构
szxinmai主板定制专家1 天前
基于 RK3576 的智能割草机器人解决方案,从样机到量产
人工智能·嵌入式硬件·计算机视觉·fpga开发·机器人·rk3588+fpga·割草机器人
续写烂尾2 天前
SD NAND vs SPI NAND:接口协议、坏块管理与开发成本全面对比
fpga开发
叶子野格2 天前
《Verilog学习:数字系统设计基础》
学习·fpga开发
花 满 楼2 天前
TPWM — PWM 测量模式(TIM PWM Measurement Mode)
单片机·嵌入式硬件·fpga开发
叶子野格2 天前
《Verilog学习:前置知识》
学习·fpga开发
科恒盛远3 天前
RFSoC XCZU47DR 100G UDP高速数据传输的实现与调试(PCIE908 板卡技术系列三)
fpga开发