FPGA图形化前仿真

引言

上文提到电路连接如下:

期望结果如下:

一.创建wrapper文件

1.创建HDL wrapper;

2.要是该文件不是顶层(set as top),则需要把文件置于顶层

二.综合

1.综合的目的主要是排除语法的错误;

2.内存使用和性能进行了优化等等

三.写前仿真激励文件

四. 测试文件

cs 复制代码
`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2024/01/11 11:36:10
// Design Name: 
// Module Name: teas_project
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module teas_project();
    reg  A;
    reg  B;
    reg  C;
    wire Y;
    
 initial begin
    A = 0;
    B = 0;
    C = 0;
    #10;
    A = 0;
    B = 0;
    C = 1;
    #10;
    A = 0;
    B = 1;
    C = 0;
    #10;
    A = 0;
    B = 1;
    C = 1;
    #10;
    A = 1;
    B = 0;
    C = 0;
    #10;
    A = 1;
    B = 0;
    C = 1;
    #10; 
    A = 1;
    B = 1;
    C = 0;
    #10;
    A = 1;
    B = 1;
    C = 1;
 end   
  test_wrapper test_1
       (.A(A),
        .B(B),
        .C(C),
        .Y(Y));   
    
endmodule

五.测试结果

相关推荐
爱吃汽的小橘3 小时前
用串口控制DAC
fpga开发
FPGA_ADDA7 小时前
RFSOC27DR+VU13P 6U VPX板卡
fpga开发·信号处理·adda射频采集·rfsoc27dr·vu13p
ARM+FPGA+AI工业主板定制专家7 小时前
【JETSON+FPGA+GMSL】实测分享 | 如何实现激光雷达与摄像头高精度时间同步?
人工智能·数码相机·机器学习·fpga开发·机器人·自动驾驶
白码王子小张8 小时前
FPGA实现CIC抽取滤波器
fpga开发·vivado·xilinx·cic滤波器
沉默_是金9 小时前
2024年江苏省大学生电子设计竞赛 || 无线传输信号模拟系统
fpga开发
ARM+FPGA+AI工业主板定制专家9 小时前
Jetson AGX Orin+GMSL+AI视觉开发套件,支持自动驾驶,机器人,工业视觉等应用
人工智能·机器学习·fpga开发·机器人·自动驾驶
ARM+FPGA+AI工业主板定制专家12 小时前
【JETSON+FPGA+GMSL+AI】自动驾驶与移动机器人的摄像头如何实现高精度时间同步?
网络·人工智能·机器学习·fpga开发·cnn·自动驾驶
cycf17 小时前
源同步接口(六)
fpga开发
电子凉冰17 小时前
FPGA强化-简易电压表的设计与验证
fpga开发
国科安芯21 小时前
抗辐照MCU芯片在低轨商业卫星原子钟中的适配与优化
单片机·嵌入式硬件·fpga开发·架构·risc-v