FPGA图形化前仿真

引言

上文提到电路连接如下:

期望结果如下:

一.创建wrapper文件

1.创建HDL wrapper;

2.要是该文件不是顶层(set as top),则需要把文件置于顶层

二.综合

1.综合的目的主要是排除语法的错误;

2.内存使用和性能进行了优化等等

三.写前仿真激励文件

四. 测试文件

cs 复制代码
`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2024/01/11 11:36:10
// Design Name: 
// Module Name: teas_project
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module teas_project();
    reg  A;
    reg  B;
    reg  C;
    wire Y;
    
 initial begin
    A = 0;
    B = 0;
    C = 0;
    #10;
    A = 0;
    B = 0;
    C = 1;
    #10;
    A = 0;
    B = 1;
    C = 0;
    #10;
    A = 0;
    B = 1;
    C = 1;
    #10;
    A = 1;
    B = 0;
    C = 0;
    #10;
    A = 1;
    B = 0;
    C = 1;
    #10; 
    A = 1;
    B = 1;
    C = 0;
    #10;
    A = 1;
    B = 1;
    C = 1;
 end   
  test_wrapper test_1
       (.A(A),
        .B(B),
        .C(C),
        .Y(Y));   
    
endmodule

五.测试结果

相关推荐
第二层皮-合肥7 小时前
高速采集卡FPGA设计方案及代码
fpga开发
Runner.DUT9 小时前
详解赛灵思SRIO IP并提供一种FIFO封装SRIO的收发控制器仿真验证
fpga开发
嵌入式-老费10 小时前
再谈fpga开发(fpga调试方法)
fpga开发
XINVRY-FPGA13 小时前
XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV(Embedded Vision)
arm开发·嵌入式硬件·计算机视觉·fpga开发·硬件架构·硬件工程·fpga
从今天开始学习Verilog13 小时前
FFT算法实现之fft IP核
算法·fpga开发
Turing_kun21 小时前
基于FPGA的SPI控制FLASH读写
fpga开发
hahaha60161 天前
差模干扰 & 共模干扰
fpga开发
璞致电子1 天前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案
fpga开发·fpga
我爱C编程1 天前
基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNR
fpga开发·16qam·软解调·帧同步·卷积编码·viterbi译码
南棱笑笑生1 天前
20250726让荣品的PRO-RK3566开发板使用TF卡启动
fpga开发