FPGA图形化前仿真

引言

上文提到电路连接如下:

期望结果如下:

一.创建wrapper文件

1.创建HDL wrapper;

2.要是该文件不是顶层(set as top),则需要把文件置于顶层

二.综合

1.综合的目的主要是排除语法的错误;

2.内存使用和性能进行了优化等等

三.写前仿真激励文件

四. 测试文件

cs 复制代码
`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2024/01/11 11:36:10
// Design Name: 
// Module Name: teas_project
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module teas_project();
    reg  A;
    reg  B;
    reg  C;
    wire Y;
    
 initial begin
    A = 0;
    B = 0;
    C = 0;
    #10;
    A = 0;
    B = 0;
    C = 1;
    #10;
    A = 0;
    B = 1;
    C = 0;
    #10;
    A = 0;
    B = 1;
    C = 1;
    #10;
    A = 1;
    B = 0;
    C = 0;
    #10;
    A = 1;
    B = 0;
    C = 1;
    #10; 
    A = 1;
    B = 1;
    C = 0;
    #10;
    A = 1;
    B = 1;
    C = 1;
 end   
  test_wrapper test_1
       (.A(A),
        .B(B),
        .C(C),
        .Y(Y));   
    
endmodule

五.测试结果

相关推荐
cycf3 小时前
面向模块的综合技术之控制集优化(七)
fpga开发
我爱C编程5 小时前
【1.1】基于FPGA的Costas环开发案例——前言/目录
fpga开发
讽刺人生Yan10 小时前
RFSOC学习记录(一)RF data converter总览
学习·fpga开发·rfsoc
Moonnnn.10 小时前
【FPGA】三八译码器——Verilog实现
fpga开发
Moonnnn.13 小时前
【FPGA】时序逻辑原理之D触发器与计数器原理
fpga开发
FPGA_小田老师13 小时前
FPGA基础知识(七):引脚约束深度解析--从物理连接到时序收敛的完整指南
fpga开发
cycf1 天前
面向模块的综合技术之重定时优化(六)
fpga开发
勇闯天涯&波仔1 天前
verilog阻塞赋值和非阻塞赋值的区别
后端·fpga开发·硬件架构·硬件工程
FPGA-李宇航1 天前
FPGA中,“按键控制LED灯实验”学习中常见问题、解决思路和措施以及经验总结!!!(新手必看)
学习·fpga开发·按键控制led灯
czhaii1 天前
STC32G144K246,高速PWM@240Mhz 运行测试
stm32·单片机·fpga开发