平时积累的FPGA知识点(7)

平时在FPGA群聊等积累的FPGA知识点,第七期:

11 描述扇出的xilinx官方文档是?

解释:ug949

12 在BD中如何指定某个IP用global,其他的用OOC模式?因为某个模块引用的IP带着XPM,综合不了

解释:无法单独指定IP的使用方式。

13 --hier_fanout_limit 是全局的吗(arg 表示数字,使用方式例如opt_design --hier_fanout_limit 1000)

解释:是的,这一条命令对所有层次的子模块都起作用

14 report_design_analysis --logic_distribution_level中的报告的路径中过的高扇出的net,但是report_hign_fan_out --cell相同模块中没有报告出来,为什么?

解释:因为用report_high_fanout_net报告的net个数太少,把选项-max的值放大,同时添加选项fanout_greater_than 或者fanout_lesser_than

15 用report_high_fan_out --timing的命令后,得到的列表(place后的列表),发现slack都是大于0的,有必要对排在前面的一些net进行强制复制吗?

解释:不用。要不要降低扇出不只是看这里的时序信息,而是要看具体的时序报告,判断是不是应为高扇出导致的时序违例。

16 DRC RTSTAT-6 partial route conflicts的错误如何解决?

解释:布线不通,大概率是出现了布线拥塞,看一下拥塞报告,再看一下failfast报告。以及找到这个net,看一下log里的critical warning.

17 加了ila的条件编译后,出了critical warning,怎么处理?

解释:看一下约束写得对不对,get_*命令是否无法获取对象。以及头文件是否是全局的,如果之前的全局参数没生效,也可能报错。

18 hls中的stream和axis作为接口是一样的吗?

解释:steam可以配置为FIFO,但axis只能用作axi stream.

19 可以提高某个模块的布局布线优先级吗?

解释:不可以按模块,可以按时钟域提高优先级,命令 group_path。

20 用set async clk group,设置两个异步时钟组,看clock interation那里是显示的。但这两个时钟被用户ignore了,是正常的吗?

解释:是的

相关推荐
czhaii1 小时前
STC32G144K246,高速PWM@240Mhz 运行测试
stm32·单片机·fpga开发
于顾而言1 小时前
【笔记】Comprehensive Rust语言学习
笔记·学习·rust
Moonnnn.2 小时前
【FPGA】设计流程——Verilog输入
fpga开发
芥子沫2 小时前
Docker安装思源笔记&使用指南
笔记·docker·容器·思源笔记
递归不收敛2 小时前
三、检索增强生成(RAG)技术体系
人工智能·笔记·自然语言处理
im_AMBER2 小时前
React 06
前端·javascript·笔记·学习·react.js·前端框架
国科安芯3 小时前
AS32S601ZIT2抗辐照MCU在商业卫星飞轮系统中的可靠性分析
服务器·网络·人工智能·单片机·嵌入式硬件·fpga开发·1024程序员节
autism_cx3 小时前
TCP/IP协议栈
服务器·网络·笔记·网络协议·tcp/ip·ios·osi
报错小能手3 小时前
C++笔记(面向对象)对于对象返回方式的讲解
笔记
Olrookie4 小时前
StreamX部署详细步骤
大数据·笔记·flink