平时积累的FPGA知识点(7)

平时在FPGA群聊等积累的FPGA知识点,第七期:

11 描述扇出的xilinx官方文档是?

解释:ug949

12 在BD中如何指定某个IP用global,其他的用OOC模式?因为某个模块引用的IP带着XPM,综合不了

解释:无法单独指定IP的使用方式。

13 --hier_fanout_limit 是全局的吗(arg 表示数字,使用方式例如opt_design --hier_fanout_limit 1000)

解释:是的,这一条命令对所有层次的子模块都起作用

14 report_design_analysis --logic_distribution_level中的报告的路径中过的高扇出的net,但是report_hign_fan_out --cell相同模块中没有报告出来,为什么?

解释:因为用report_high_fanout_net报告的net个数太少,把选项-max的值放大,同时添加选项fanout_greater_than 或者fanout_lesser_than

15 用report_high_fan_out --timing的命令后,得到的列表(place后的列表),发现slack都是大于0的,有必要对排在前面的一些net进行强制复制吗?

解释:不用。要不要降低扇出不只是看这里的时序信息,而是要看具体的时序报告,判断是不是应为高扇出导致的时序违例。

16 DRC RTSTAT-6 partial route conflicts的错误如何解决?

解释:布线不通,大概率是出现了布线拥塞,看一下拥塞报告,再看一下failfast报告。以及找到这个net,看一下log里的critical warning.

17 加了ila的条件编译后,出了critical warning,怎么处理?

解释:看一下约束写得对不对,get_*命令是否无法获取对象。以及头文件是否是全局的,如果之前的全局参数没生效,也可能报错。

18 hls中的stream和axis作为接口是一样的吗?

解释:steam可以配置为FIFO,但axis只能用作axi stream.

19 可以提高某个模块的布局布线优先级吗?

解释:不可以按模块,可以按时钟域提高优先级,命令 group_path。

20 用set async clk group,设置两个异步时钟组,看clock interation那里是显示的。但这两个时钟被用户ignore了,是正常的吗?

解释:是的

相关推荐
LinXunFeng2 天前
Obsidian - 使用 Share Note 分享笔记并自部署
前端·笔记·github
坏孩子的诺亚方舟6 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
闪闪发亮的小星星7 天前
高斯光以及高斯光公式解释
笔记
cqbzcsq7 天前
CellFlow虚拟细胞论文阅读
论文阅读·人工智能·笔记·学习·生物信息
阿米亚波7 天前
【Windows】QEMU 启动 openEuler aarch64/arm64 架构系统 + 离线软件源
linux·windows·经验分享·笔记·架构·arm
自传.7 天前
尚硅谷 Vibe Coding|第三章(1) Claude Code深度使用与进阶技巧 学习笔记
笔记·学习·尚硅谷·vibecoding
.千余7 天前
【C++】模板进阶全解:非类型参数|全特化|偏特化|分离编译完全指南
开发语言·c++·笔记·学习·其他
自传.7 天前
尚硅谷 Vibe Coding|第二章 AI编程工具生态 学习笔记
笔记·学习·ai编程·尚硅谷·vibe coding
秋波。未央7 天前
Java Agent 开发 · Day 1 学习笔记(含作业完整标准答案)
java·笔记·学习
FPGA小徐7 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发