平时积累的FPGA知识点(7)

平时在FPGA群聊等积累的FPGA知识点,第七期:

11 描述扇出的xilinx官方文档是?

解释:ug949

12 在BD中如何指定某个IP用global,其他的用OOC模式?因为某个模块引用的IP带着XPM,综合不了

解释:无法单独指定IP的使用方式。

13 --hier_fanout_limit 是全局的吗(arg 表示数字,使用方式例如opt_design --hier_fanout_limit 1000)

解释:是的,这一条命令对所有层次的子模块都起作用

14 report_design_analysis --logic_distribution_level中的报告的路径中过的高扇出的net,但是report_hign_fan_out --cell相同模块中没有报告出来,为什么?

解释:因为用report_high_fanout_net报告的net个数太少,把选项-max的值放大,同时添加选项fanout_greater_than 或者fanout_lesser_than

15 用report_high_fan_out --timing的命令后,得到的列表(place后的列表),发现slack都是大于0的,有必要对排在前面的一些net进行强制复制吗?

解释:不用。要不要降低扇出不只是看这里的时序信息,而是要看具体的时序报告,判断是不是应为高扇出导致的时序违例。

16 DRC RTSTAT-6 partial route conflicts的错误如何解决?

解释:布线不通,大概率是出现了布线拥塞,看一下拥塞报告,再看一下failfast报告。以及找到这个net,看一下log里的critical warning.

17 加了ila的条件编译后,出了critical warning,怎么处理?

解释:看一下约束写得对不对,get_*命令是否无法获取对象。以及头文件是否是全局的,如果之前的全局参数没生效,也可能报错。

18 hls中的stream和axis作为接口是一样的吗?

解释:steam可以配置为FIFO,但axis只能用作axi stream.

19 可以提高某个模块的布局布线优先级吗?

解释:不可以按模块,可以按时钟域提高优先级,命令 group_path。

20 用set async clk group,设置两个异步时钟组,看clock interation那里是显示的。但这两个时钟被用户ignore了,是正常的吗?

解释:是的

相关推荐
搬砖的小码农_Sky1 小时前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
西岭千秋雪_1 小时前
Redis缓存架构实战
java·redis·笔记·学习·缓存·架构
XvnNing1 小时前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
海棠蚀omo2 小时前
C++笔记-位图和布隆过滤器
开发语言·c++·笔记
大胡子大叔2 小时前
webrtc-streamer视频流播放(rstp协议h264笔记)
笔记·webrtc·rtsp·webrtc-streamer
千宇宙航2 小时前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
山野万里__3 小时前
C++与Java内存共享技术:跨平台与跨语言实现指南
android·java·c++·笔记
寻丶幽风5 小时前
论文阅读笔记——VGGT: Visual Geometry Grounded Transformer
论文阅读·笔记·transformer·三维重建·3dgs·vggt
天水幼麟6 小时前
python学习笔记(深度学习)
笔记·python·学习
you45807 小时前
小程序学习笔记:使用 MobX 实现全局数据共享,实例创建、计算属性与 Actions 方法
笔记·学习·小程序