使用FPGA实现并行乘法器

介绍

并行乘法器,那么它的输入输出就都是并行的数据了,相对来说,内部的结构就更复杂了,占用的资源就更多了。以后有需要完成这部分操作的话都可以调用IP核。


乘法器模块

这是一个纯组合逻辑电路,我们也知道,在乘法其中,不涉及时序的问题。

输入是两个4位的二进制数据,输出是一个8位的二进制数据。


设计文件

这里涉及到的文件实在是有点多了,并且这个了解一下就可以了,详细的文件就放在压缩包了,这里就只列出了顶层文件。

library ieee;

use ieee.std_logic_1164.all;

use work.my_component.all;

entity multiplier is

port( a,b : in std_logic_vector(3 downto 0);

output : out std_logic_vector(7 downto 0) );

end entity;

architecture behavior of multiplier is

type matrix is array (0 to 3) of

std_logic_vector (2 downto 0);

signal s,c : matrix;

begin

u1: component top_row port map(a(0),b,s(0),c(0),output(0));

u2: component mid_row port map(a(1),b,s(0),c(0),s(1),c(1),output(1));

u3: component mid_row port map(a(2),b,s(1),c(1),s(2),c(2),output(2));

u4: component mid_row port map(a(3),b,s(2),c(2),s(3),c(3),output(3));

u5: component lower_row port map(s(3),c(3),output(7 downto 4));

end behavior;


测试文件

library ieee;

use ieee.std_logic_1164.all;

use work.my_component.all;

entity tb_multiplier is

end entity;

architecture behavior of tb_multiplier is

component multiplier is

port( a,b : in std_logic_vector(3 downto 0);

output : out std_logic_vector(7 downto 0));

end component;

signal a,b : std_logic_vector(3 downto 0);

signal output : std_logic_vector(7 downto 0);

begin

dut : multiplier

port map (

a,b,output);

process

begin

a <= "0000";

b <= "1101";

wait for 20ns;

a <= "1000";

b <= "0110";

wait for 20ns;

end process;

end architecture;


仿真结果


结语

从仿真结果中,我们可以看到完成了乘法器的操作,这只是4位乘法器的组成,如果输入位数更多,实现更复杂。有什么问题,小伙伴们留言奥。

相关推荐
9527华安18 小时前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf21 小时前
高速接口基础
fpga开发
forgeda1 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8272 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi2 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统
阿sir1982 天前
ZYNQ PS XADC读取芯片内部温度值,电压值。
fpga开发
@晓凡2 天前
NIOS ii工程移植路径问题
fpga开发·nios ii