ModelSim® SE Command Reference Manual:find connections命令的使用

该命令返回与指定网络在电气上等效的一组网络。它仅在实时仿真期间可用。

1、语法

find connections <net>

2、参数

•<net>

(必需)设计中的网络。返回连接到指定网络的网络列表。

3、示例

.v文件中的代码如下:

 wire clk_16_384m_i_dup_1;  

再modelsim命令行窗口中输入如下命令:

find connections /tb/inst_ac/clk_16_384m_i_dup_1

注意:1、这里的分隔符是 /。 2、必须使用层次化路径访问。

返回结果为:

# Connected nets for /tb/inst_ac/clk_16_384m_i_dup_1
#       output : /tb/inst_ac/clk_16_384m_i_syn_2/di
#     internal : /tb/inst_ac/clk_16_384m_i_dup_1
#        input : /tb/inst_ac/\clk_management_1/add0_syn_194 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_153 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_156 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_159 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_162 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_164 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_166 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_169 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_172 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_175 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_178 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_181 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_184 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_187 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_190 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_193 /clk
#        input : /tb/inst_ac/\clk_management_1/reg0_syn_196 /clk
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /refclk
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /xclko_premux_0/d[3]
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /xclko_premux_1/d[3]
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /xclko_premux_2/d[3]
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /xclko_premux_3/d[3]
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /xclko_premux_4/d[3]
#        input : /tb/inst_ac/\clk_management_1/sys_pll_1/pll_inst /xclko_premux_ph7/d[3]
# 

上述返回结果表示,寄存器clk_16_384m_i_syn_2/di的输出端口di与线网clk_16_384m_i_dup_1 连接,线网clk_16_384m_i_dup_1 再分别与寄存器add0_syn_194 /clk的输入端口clk、reg0_syn_153 /clk、reg0_syn_156 /clk、reg0_syn_159 /clk、reg0_syn_162 /clk、reg0_syn_164 /clk、reg0_syn_166 /clk、reg0_syn_169 /clk、reg0_syn_172 /clk、reg0_syn_175 /clk、reg0_syn_178 /clk、reg0_syn_181 /clk、reg0_syn_184 /clk、reg0_syn_187 /clk、reg0_syn_190 /clk、reg0_syn_193 /clk、reg0_syn_196 /clk、sys_pll_1/pll_inst /refclk、sys_pll_1/pll_inst /xclko_premux_0/d[3]、sys_pll_1/pll_inst /xclko_premux_1/d[3]、sys_pll_1/pll_inst /xclko_premux_2/d[3]、sys_pll_1/pll_inst /xclko_premux_3/d[3]、sys_pll_1/pll_inst /xclko_premux_4/d[3]、sys_pll_1/pll_inst /xclko_premux_ph7/d[3]等的输入端口连接。

相关推荐
一只迷茫的小狗1 个月前
使用modelsim的dataflow窗口调试
modelsim
周湘zx1 个月前
项目一:3-8译码器的设计与实现(FPGA)
fpga开发·modelsim·quartus
辣个蓝人QEX2 个月前
【FPGA开发】Modelsim如何给信号分组
fpga开发·modelsim·zynq
zidan14123 个月前
LATTICE进阶篇DDR2--(4)DDR2 IP核总结
fpga开发·fpga·modelsim·lattice·ddr仿真
BIGTEETHNB8 个月前
【Verilog】交通灯控制系统设计
fpga开发·modelsim
apple_ttt1 年前
Modelsim使用教程(5)——Analyzing Waveforms
fpga开发·fpga·modelsim
apple_ttt1 年前
Modelsim 使用教程(3)——Projects
fpga开发·fpga·modelsim
apple_ttt1 年前
Modelsim 使用教程(4)—— Working With Multiple Libraries
fpga开发·fpga·modelsim
Leeds_Garden1 年前
Quartus 入门
fpga·modelsim·quartus