【ARM系列】1 of N SPI

1 of N模式 SPI

概述

GIC-600AE支持1 of N模式SPI。在此模式下可以将SPI target到多个core,并且GIC-600AE可以选择哪些内核接收SPI。

GIC-600AE只向处于powered up 并且使能中断组的core发送SPI。

GIC-600AE会优先考虑那些被认为是active的核,但如果没有active的核,它就会选择inactive的核。

GIC600AE选择哪个core进行响应,受以下控制或影响:

1.cpu_active signal

cpu_active连接到gic redistributor用于指示每个core的状态。若cpu_active为低,表明该core处于low-power state,例如retention。当系统中没有合适的路由目标时,必须选择它作为SPI的目标

2.GICR_CTLR.DPGxx(Disable Processor Group)

设置DPGxx =1会阻止特定中断分组的1 of N模式的SPI路由到该core

3.Processor and GICD group enables and GICR_WAKER.ProcessorSleep

若以下任一条件为真,1 of N模式SPI中断不会路由到该core:

①通过GICR_WAKER.ProcessorSleep表明core处于休眠状态;

②中断分组被禁用

4.Interrupt class

通过配置GICR_CLASSR可以将core分成class0或class1。1 of N模式的SPI中断通过配置GICD_ICLAR寄存器,可以将路由目标选择为class0,class1或both class。

在Arm big.LITTLE系统中,可以将所有big cores设置为class1,little cores设置为class0,1 of N模式的SPI中断可以根据处理量进行区分。

5.GICD_CTLR.E1NWF

该bit用于控制,当1 of N模式的SPI中断没有恰当的路由目标时,是否通过GIC唤醒该core

配置流程

1.在配置产生SPI中断时,首先通过配置GICD_IROUTER.Interrupt_Routering_Mode将中断路由模式设置为1 of N模式

2.配置GICD_ICLARn寄存器将要产生的spi中断划分为class0,class1或both

3.配置spi中断的分组(GICD_IGRPMODR和GICD_IGROUPR)

4.GICR_CLASSR

这个寄存器用于指定CPU接受哪一类的1 of N SPI中断

5.GICR_CTLR.DPGxx

如果配置DPG0=1,那么Group 0 的 1 of N 模式的SPI中断将无法作用到对应的cpu上

如果配置DPG1NS=1,那么Group 1 Non-Secure 的 1 of N 模式的SPI中断将无法作用到对应的cpu上

如果配置DPG1S =1,那么Group 1 Secure的 1 of N 模式的SPI中断将无法作用到对应的cpu上.

上述3bit最好都配置为0,这样PE就可以接收Group 0,Group 1 Non-Secure,Group 1 Secure的1 of N模式的spi中断

相关推荐
女神下凡18 小时前
芯参谋(37):EEPROM_电路设计指南
arm开发·单片机·嵌入式硬件·fpga开发·设计规范
女神下凡1 天前
芯参谋(30):EMMC eMCP 软件设计规范
arm开发·单片机·嵌入式硬件·设计规范
SKH.2 天前
ARM-uart
arm开发·单片机
AOI小白新手上路2 天前
韦东山《ARM 架构与编程》基于I.MX6ULL 3-1 硬件知识_LED 原理图 · 学习笔记
arm开发·学习·架构
一条破秋裤2 天前
TCP 缓冲区:用户空间 stdio 与内核 Socket 缓冲
arm开发·网络协议·tcp/ip
Horn Still Sounds3 天前
IMX6ULL裸机|I2C通信协议 + ADC模数转换学习笔记
arm开发·笔记·单片机·嵌入式硬件
女神下凡3 天前
芯参谋(26):DDR4_软件设计规范
arm开发·单片机·嵌入式硬件
AOI小白新手上路3 天前
韦东山 3-5 I.MX6ULL 的 LED 编程 · 学习笔记
arm开发·笔记·单片机·学习·架构·硬件架构
M78佐菲3 天前
ARM学习笔记(9)
linux·arm开发·笔记·嵌入式硬件·学习
女神下凡4 天前
芯参谋(29):UFS UMCP 软件设计规范
arm开发·单片机·嵌入式硬件