verilog 参数用法

=========================================================================

=========================================================================

参数比较运算

复制代码
    localparam QPLL_FBDIV_IN  =  (QPLL_FBDIV_TOP == 16)  ? 10'b0000100000 : 
				(QPLL_FBDIV_TOP == 20)  ? 10'b0000110000 :
				(QPLL_FBDIV_TOP == 32)  ? 10'b0001100000 :
				(QPLL_FBDIV_TOP == 40)  ? 10'b0010000000 :
				(QPLL_FBDIV_TOP == 64)  ? 10'b0011100000 :
				(QPLL_FBDIV_TOP == 66)  ? 10'b0101000000 :
				(QPLL_FBDIV_TOP == 80)  ? 10'b0100100000 :
				(QPLL_FBDIV_TOP == 100) ? 10'b0101110000 : 10'b0000000000;

=========================================================================

参数选择编译

复制代码
generate  
    if(C_CLK_IN_TYPE==0)begin: IBUF_U  
        IBUF    IBUF_u(
            .I(clk_in_p  ),
            .O(clk_in_buf)
        );
    end 
    if(C_CLK_IN_TYPE==1)begin: IBUFDS_U  
        IBUFDS  IBUFDS_u(
            .I (clk_in_p  ),
            .IB(clk_in_n  ),
            .O (clk_in_buf)
        );
    end 
    if(C_CLK_IN_TYPE==2)begin: IBUFDS_GTE2_U  
        IBUFDS_GTE2 IBUFDS_GTE2_u(
            .I (clk_in_p  ),.ODIV2(    ),
            .IB(clk_in_n  ),.CEB  (1'b0),
            .O (clk_in_buf)
        );
    end 
endgenerate
相关推荐
热爱学习地派大星3 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
进击的奶龙8 小时前
21verilog函数
verilog·基础语法
tiantianuser19 天前
RDMA简介7之RoCE v2可靠传输
服务器·fpga开发·verilog·xilinx·rdma·可编程逻辑
OceanBase数据库官方博客21 天前
常用的OceanBase调优配置参数
oceanbase·分布式数据库·参数
9527华安24 天前
国产安路FPGA纯verilog图像缩放,工程项目解决方案,提供5套TD工程源码和技术支持
fpga开发·verilog·图像缩放·双线性插值·安路fpga
tiantianuser1 个月前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
迎风打盹儿1 个月前
FPGA仿真中阻塞赋值(=)和非阻塞赋值(<=)区别
verilog·fpga·阻塞赋值·非阻塞赋值·testbench仿真
tiantianuser1 个月前
RDMA简介3之四种子协议对比
verilog·fpga·vivado·rdma·高速传输
可编程芯片开发1 个月前
基于FPGA的DES加解密系统verilog实现,包含testbench和开发板硬件测试
fpga开发·des·verilog·加解密
可编程芯片开发2 个月前
基于FPGA的PID控制器verilog实现,包含simulink对比模型
fpga开发·verilog·simulink·pid控制器