verilog 参数用法

=========================================================================

=========================================================================

参数比较运算

复制代码
    localparam QPLL_FBDIV_IN  =  (QPLL_FBDIV_TOP == 16)  ? 10'b0000100000 : 
				(QPLL_FBDIV_TOP == 20)  ? 10'b0000110000 :
				(QPLL_FBDIV_TOP == 32)  ? 10'b0001100000 :
				(QPLL_FBDIV_TOP == 40)  ? 10'b0010000000 :
				(QPLL_FBDIV_TOP == 64)  ? 10'b0011100000 :
				(QPLL_FBDIV_TOP == 66)  ? 10'b0101000000 :
				(QPLL_FBDIV_TOP == 80)  ? 10'b0100100000 :
				(QPLL_FBDIV_TOP == 100) ? 10'b0101110000 : 10'b0000000000;

=========================================================================

参数选择编译

复制代码
generate  
    if(C_CLK_IN_TYPE==0)begin: IBUF_U  
        IBUF    IBUF_u(
            .I(clk_in_p  ),
            .O(clk_in_buf)
        );
    end 
    if(C_CLK_IN_TYPE==1)begin: IBUFDS_U  
        IBUFDS  IBUFDS_u(
            .I (clk_in_p  ),
            .IB(clk_in_n  ),
            .O (clk_in_buf)
        );
    end 
    if(C_CLK_IN_TYPE==2)begin: IBUFDS_GTE2_U  
        IBUFDS_GTE2 IBUFDS_GTE2_u(
            .I (clk_in_p  ),.ODIV2(    ),
            .IB(clk_in_n  ),.CEB  (1'b0),
            .O (clk_in_buf)
        );
    end 
endgenerate
相关推荐
闻道且行之6 天前
FPGA|Quartus II 中使用TCL文件进行引脚一键分配
fpga开发·verilog·tcl
一丢沙8 天前
Verilog 硬件描述语言自学——重温数电之典型组合逻辑电路
开发语言·算法·fpga开发·verilog
徐晓康的博客15 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析
fpga开发·verilog·主机·spi·从机
微小冷1 个月前
OV5640 相机开发流程
fpga开发·verilog·ov5640·双目相机·相机开发
ChipCamp1 个月前
ChipCamp探索系列 -- 1. Soft-Core RISC-V on FPGA
fpga开发·verilog·risc-v
FPGA小迷弟1 个月前
京微齐力系列FPGA---- Debugware IP核使用教程!!!
物联网·fpga开发·硬件架构·verilog·fpga
月光技术杂谈2 个月前
上海RISC-V峰会-香山开源RISC-V CPU随想随记
verilog·risc-v·chisel·vhdl·香山·开源cpu·xiangshan
可编程芯片开发2 个月前
基于FPGA的多级流水线加法器verilog实现,包含testbench测试文件
fpga开发·verilog·加法器·多级流水线
进击的奶龙2 个月前
02VCS_使用教程
verilog·仿真·eda
热爱学习地派大星2 个月前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe