verilog

FPGA小迷弟3 天前
网络协议·tcp/ip·fpga开发·verilog·fpga
FPGA工程师面试题汇总（二十五）https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接 随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ———————————————— 以下是以太网接口方向后10个进阶面试题（第11～
FPGA小迷弟4 天前
网络协议·tcp/ip·fpga开发·verilog·fpga
FPGA工程师面试题汇总（二十四）https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接 随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ———————————————— 以下是针对PCIe接口方向10个进阶面试选题的详
FPGA小迷弟11 天前
网络协议·tcp/ip·fpga开发·面试·verilog·fpga
FPGA工程师面试题汇总（九）https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接 随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ————————————————
星华云13 天前
fpga开发·verilog·jy901p·spartan6·惯导
[FPGA]Spartan6 Uart可变波特率读写JY901P惯导模块Spartan6固定波特率读取JY901P的内容在以下链接：固定波特率读取惯导这个版本增加了上电自动扫描波特率功能，以及实现修改波特率的功能。
星华云15 天前
fpga开发·verilog·jy901p·惯导模块
[FPGA]Spartan6 Uart固定波特率读写JY901P惯导模块这版本是固定波特率，无法修改串口波特率，无法恢复出厂设置（出厂设置会更改波特率到9600，除非固定波特率一开始设置为9600，其他写命令都可以成功写入）。
FPGA小迷弟15 天前
学习·fpga开发·verilog·fpga
FPGA面试题汇总整理（一）https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ————————————————
FPGA小迷弟16 天前
学习·fpga开发·verilog·fpga
FPGA工程师面试题汇总（二）https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ————————————————
FPGA小迷弟17 天前
前端·学习·fpga开发·verilog·fpga
FPGA 时序约束基础：从时钟定义到输入输出延迟的完整设置https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ————————————————
FPGA小迷弟18 天前
前端·学习·fpga开发·verilog·fpga
高频时钟设计：FPGA 多时钟域同步与时序收敛实战方案https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ————————————————
FPGA小迷弟1 个月前
学习·fpga开发·verilog·fpga·modelsim
FPGA工业常用接口：FPGA 的 SPI 总线多从机通信设计与时序优化https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ————————————————
greatdan2 个月前
fpga开发·verilog·xilinx
[HDL设计] 片外串行总线-IICIIC（Inter-Integrated Circuit），也被称为 I2C 或 I²C，是由飞利浦半导体（现 NXP 半导体）于 1982 年发明的一种串行通信总线。虽然它已经诞生了 40 多年，但凭借其简单性和低成本，它依然是嵌入式系统中连接处理器与低速外设（如传感器、EEPROM、ADC/DAC、RTC 时钟等）的首选方案。
greatdan2 个月前
fpga开发·verilog·xilinx
[HDL设计] 片外串行总线-SPI在嵌入式系统和数字电路设计中，芯片间的通信至关重要。在众多的串行通信协议中，SPI（Serial Peripheral Interface，串行外设接口）以其全双工、同步传输、连线简单（通常只需4根线）的特点，被广泛应用于传感器、ADC、DAC、Flash存储器等外设的连接。
南檐巷上学2 个月前
fpga开发·音频·verilog·fpga·傅立叶分析·fft·快速傅里叶变换
基于FPGA的音频信号监测识别系统本作品已经开源在github：https://github.com/lgddyza/FPGA-Based_Audio_Processing_and_Classificationhttps://github.com/lgddyza/FPGA-Based_Audio_Processing_and_Classification有参考使用本工程的同学，希望点个Star哦！
FPGA小迷弟2 个月前
学习·fpga开发·verilog·fpga·modelsim
基于FPGA实现HDMI接口，选型/核心技术FPGA实现HDMI接口无严格的“型号限制”，核心取决于FPGA的IO资源、时钟性能、高速收发器（GTX/GTH等），入门级FPGA可通过软核纯逻辑实现HDMI 1.4，中高端FPGA凭借硬核高速收发器支持HDMI 2.0/2.1高带宽版本。
FPGA小迷弟2 个月前
学习·fpga开发·verilog·fpga·modelsim
FPGA处理图像需要用到的主流接口详解FPGA在视频领域的接口选型围绕**“采集→内部处理→输出/传输”** 全链路展开， 高频接口高度聚焦在视频采集、显示输出、片内/片间互联、远距离传输四大维度，其中AXI-Stream（片内核心）、HDMI（显示输出第一）、MIPI CSI-2（图像采集第一）、LVDS（工业采集主流）、以太网（视频传输核心） 是使用频率最高的五类，覆盖消费、工业、车载、边缘计算等90%以上的视频应用场景；DP、PCIe、SATA为次核心高频接口，适配超高清、高速互联、视频存储等需求。
不吃橘子的橘猫2 个月前
开发语言·学习·算法·fpga开发·verilog
Verilog HDL基础（概念+模块）在Verilog HDL中, 整数有四种进制表示形式:1) 二进制整数(b或B)2) 十进制整数(d或D)
北方孤寂的灵魂3 个月前
verilog·systemverilog·sv·数字验证
systemverilog中随机std::randomize的用法所属对象：randomize是 SystemVerilog 中类（class）的一个方法。它主要用于对类中的随机变量（rand 和 randc 类型）进行随机化操作。 工作原理：
FPGA_小田老师3 个月前
fpga开发·verilog·fpga demo·fpga例程
FPGA例程（4）：按键消抖实验本专栏主要针对与想学习FPGA的同学，从基础的点灯到之后的复杂功能实战例程，从入门到进阶，通过这些例程的学习和了解，希望可以帮助你从一个FPGA小白进阶到FPGA中级阶段，能够处理工作中大多数的FPGA使用场景。
FPGA小迷弟3 个月前
fpga开发·ic·verilog·fpga·仿真
京微齐力FPGA联合modelsim仿真操作使用FUXI关联modelsim直接仿真，这种操作一般是在纯逻辑代码，没有IP核时，使用最为方便，但是如果有IP，这种操作方法容易报错，所以做仿真之前做好选择
FPGA_小田老师3 个月前
fpga开发·verilog·vivado·led灯·按键测试
FPGA例程（3）：按键检测实验本专栏主要针对与想学习FPGA的同学，从基础的点灯到之后的复杂功能实战例程，从入门到进阶，通过这些例程的学习和了解，希望可以帮助你从一个FPGA小白进阶到FPGA中级阶段，能够处理工作中大多数的FPGA使用场景。