verilog

FPGA_小田老师2 天前
fpga开发·verilog·状态机·计数器·计数器设计
FPGA开发入门：深入理解计数器——数字逻辑的时序基石FPGA设计的“心跳”与“重启键”：深入理解时钟与复位FPGA基础知识：彻底理解阻塞赋值与非阻塞赋值FPGA基础知识：深入理解时序逻辑与组合逻辑
FPGA狂飙4 天前
fpga开发·verilog·fpga·vivado·xilinx
传统FPGA开发流程的9大步骤是哪些？FPGA 的传统开发流程，通常被称为 “RTL 到比特流” 的设计流程，是 FPGA 开发中最基础、最核心的步骤。
bnsarocket8 天前
笔记·fpga开发·verilog·自学·硬件编程
Verilog和FPGA的自学笔记6——计数器（D触发器同步+异步方案）先扯点别的，也是填填前面的坑，比如……一直都不知道把这个写在哪里，随便安排一下叭（捂脸……） Verilog中的赋值类型分为阻塞赋值（blocking）和非阻塞赋值（Non-Blocking）。
bnsarocket9 天前
笔记·fpga开发·verilog·自学
Verilog和FPGA的自学笔记2——点亮LED先说说个人感受。 觉得Verilog的模块化很强，和C++面向对象有一拼，记得之前写C#，每一个方法、变量都需要封装进class里，相当的模块……
bnsarocket11 天前
笔记·fpga开发·verilog·自学
Verilog和FPGA的自学笔记5——三八译码器(case语句与锁存器)跟锁存器啥关系？？记得第一次看见三八译码器时，看见的是个这：没错，数字电路技术基础来也！ 到FPGA里时，一想，不对啊，这么多逻辑，全写完还活不活了…… 当时本人也懒得动脑子，决定直接看答案（Ctrl+C Ctrl+V中……）
bnsarocket13 天前
笔记·fpga开发·编程·verilog·自学·硬件编程
Verilog和FPGA的自学笔记4——多路选择器(always语句)今天记录一下如何用Verilog在FPGA上做一个多路选择器。 是的，虽说要做mux，重点却在于always语句
bnsarocket14 天前
笔记·fpga开发·verilog·自学
Verilog和FPGA的自学笔记3——仿真文件Testbench的编写仿真是FPGA开发的重要环节，帮助我们正式下载数据流之前发现问题。仿真文件的编写尤为重要，这篇博客就聊聊关于仿真文件的基本写法。
bnsarocket16 天前
笔记·fpga开发·verilog·自学
Verilog和FPGA的自学笔记1——FPGA在我自学Verilog和FPGA这段时间之前，我找了许多教程，可惜没有一个令自己满意的（大部分视频废话有点多，听着累，很多文本教程也无法站在初学者角度进行讲授）。 于是就结合手头现有的一些例程、仅有的一点资料，外加一个豆包，开始了这段Verilog自学之旅。
闻道且行之2 个月前
fpga开发·verilog·tcl
FPGA|Quartus II 中使用TCL文件进行引脚一键分配在FPGA设计过程中，合理的引脚分配是确保硬件功能正确实现的关键步骤之一。Quartus II 提供了通过 TCL（Tool Command Language）脚本自动化引脚分配的功能，这不仅可以大大提高设计效率，还能够确保引脚分配的精确性和可重复性。本文将详细介绍如何在 Quartus II 中使用 TCL 文件进行引脚一键分配，提高设计流程的自动化程度。
一丢沙2 个月前
开发语言·算法·fpga开发·verilog
Verilog 硬件描述语言自学——重温数电之典型组合逻辑电路目录1）编码器a. 编码器的定义与分类b. 编码器的工作原理2）译码器/数据分配器a. 译码器的定义与分类
徐晓康的博客2 个月前
fpga开发·verilog·主机·spi·从机
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析上一篇文章介绍了Verilog功能模块——SPI主机，包括主机设计思路与使用方法。本文则用纯Verilog设计了功能完整的4线SPI从机，与网上一些以高频率clk时钟模拟从机不同，本文中的SPI从机工作时钟来源于主机的sclk，符合SPI同步通信的原则。
微小冷2 个月前
fpga开发·verilog·ov5640·双目相机·相机开发
OV5640 相机开发流程＠[TOC]本文是正点原子vitis开发指南的学习笔记。使用的是ov5640双目相机，但仅用到其中一个摄像头。
ChipCamp2 个月前
fpga开发·verilog·risc-v
ChipCamp探索系列 -- 1. Soft-Core RISC-V on FPGA一个多月的时间，Chisel芯片开发入门系列阶段性小结一下，要看看下一步的探索方向了。本篇尝试新开一个系列，就叫“ChipCamp探索系列”，本篇为第一篇。
FPGA小迷弟3 个月前
物联网·fpga开发·硬件架构·verilog·fpga
京微齐力系列FPGA---- Debugware IP核使用教程！！！本文主要介绍了调试软件 IP 的使用情况。调试软件 IP 是一个嵌入式逻辑分析仪，以帮助设计者检查 FPGA 内部的信号转换。采
月光技术杂谈3 个月前
verilog·risc-v·chisel·vhdl·香山·开源cpu·xiangshan
上海RISC-V峰会-香山开源RISC-V CPU随想随记2025年上海RISC-V峰会上，香山发布最新成果：对标Arm Neoverse N2！国产开源RISC-V CPU助力芯片设计成本降低33%！ – 芯智讯
可编程芯片开发3 个月前
fpga开发·verilog·加法器·多级流水线
基于FPGA的多级流水线加法器verilog实现,包含testbench测试文件目录1.课题概述2.系统仿真结果3.核心程序4.系统原理简介5.参考文献6.完整工程文件流水线（Pipeline）技术源于工业生产中的装配线理念，在数字电路中，它将一个复杂运算任务分解为若干个子任务，每个子任务由专门的电路模块（级）完成，且各级可以并行工作。前一级的输出作为后一级的输入，通过寄存器（或锁存器）在时钟边沿同步传递，从而实现 “多任务并发处理”。对于加法器而言，传统的组合逻辑加法器（如超前进位加法器）的延迟随输入位数增加而显著增长（通常与位数呈对数关系），导致最高工作频率受限。而流水线加法器通
进击的奶龙3 个月前
verilog·仿真·eda
02VCS_使用教程VCS (Verilog Compiled Simulator) 是Synopsys公司开发的高性能、工业级Verilog/SystemVerilog仿真器。它采用编译型仿真技术，将HDL代码编译成优化的C代码，再编译成可执行文件，从而实现高速仿真。
热爱学习地派大星4 个月前
fpga开发·verilog·vivado·fpga功耗·xpe
Xilinx FPGA功耗评估FPGA功耗作为设计中一个重要环节，经常影响硬件电源设计。XILINX提供XPE作为前期FPGA设计功耗评估工作，本文主要针对工具上的使用和功耗分析展开讲解。
进击的奶龙4 个月前
verilog·基础语法
21verilog函数Verilog函数（Function）是一种可重用的代码块，用于封装重复性的行为级设计逻辑。通过函数和任务（Task），可以简化代码结构，提高设计的模块化程度。
tiantianuser4 个月前
服务器·fpga开发·verilog·xilinx·rdma·可编程逻辑
RDMA简介7之RoCE v2可靠传输可靠传输技术旨在通过多种方法确保数据包在传输过程中不会丢失或损坏，同时保证数据包按发送顺序到达接收端，其要求在链路发生丢包或网络发生拥塞等情况下能够完全保证数据包的正确性同时尽可能地提高传输速率。RoCE v2协议实现可靠传输的技术手段共有三种，分别为：丢包重传机制、流量控制及拥塞管理。接下来将就这三种技术手段进行详细分析。