【INTEL(ALTERA)】使用 F-Tile DisplayPort FPGA IP 设计示例时为何模拟失败?

目录

说明

解决方法


说明

由于 Quartus® Prime Pro Edition 软件版本 24.1 存在一个问题,F-Tile DisplayPort FPGA IP 设计示例的模拟将运行超过 24 小时,然后失败,并显示消息"Simulation Hanged"。

解决方法

要解决此问题,请修改 simulation/rtl/tx_phy/dp_gxb_tx/agi_dp_tx_reconfig.sv ,如下所示以粗体显示。

FSM_SRC_OUT_RESET9:

开始

dp_sip_tx_NIOS_pause_request <= {MAX_LANE_COUNT{1'b0}};

如果 (!dp_sip_tx_NIOS_pause_grant_sync)

fsm_state <= FSM_END;

结束

FSM_END:

开始
如果 (!(|dp_sip_tx_reset_control_ack_sync))

开始

dp_sip_tx_reset_control_select <= {MAX_LANE_COUNT{1'b0}};

fsm_state <= FSM_IDLE;

结束

结束

该问题计划在未来版本的 Quartus® Prime Pro Edition 软件中修复。

相关推荐
北京太速科技股份有限公司13 小时前
太速科技-FMC144 -八路 250MSPS 14bit AD FMC子卡
fpga开发
不可思议迷宫1 天前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
Terasic友晶科技1 天前
第3篇:Linux程序访问控制FPGA端LEDR<一>
fpga开发·嵌入式系统·de1-soc开发板
双料毒狼_s1 天前
【FPGA】状态机思想回顾流水灯
fpga开发
双料毒狼_s2 天前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦2 天前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安2 天前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman2 天前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤2 天前
fpga:分秒计时器
fpga开发
奋斗的牛马2 天前
FPGA_AXI仿真回环(一)
fpga开发