【INTEL(ALTERA)】使用 F-Tile DisplayPort FPGA IP 设计示例时为何模拟失败?

目录

说明

解决方法


说明

由于 Quartus® Prime Pro Edition 软件版本 24.1 存在一个问题,F-Tile DisplayPort FPGA IP 设计示例的模拟将运行超过 24 小时,然后失败,并显示消息"Simulation Hanged"。

解决方法

要解决此问题,请修改 simulation/rtl/tx_phy/dp_gxb_tx/agi_dp_tx_reconfig.sv ,如下所示以粗体显示。

FSM_SRC_OUT_RESET9:

开始

dp_sip_tx_NIOS_pause_request <= {MAX_LANE_COUNT{1'b0}};

如果 (!dp_sip_tx_NIOS_pause_grant_sync)

fsm_state <= FSM_END;

结束

FSM_END:

开始
如果 (!(|dp_sip_tx_reset_control_ack_sync))

开始

dp_sip_tx_reset_control_select <= {MAX_LANE_COUNT{1'b0}};

fsm_state <= FSM_IDLE;

结束

结束

该问题计划在未来版本的 Quartus® Prime Pro Edition 软件中修复。

相关推荐
Cao12345678932139 分钟前
FPGA时钟设计
fpga开发
JNTeresa4 小时前
锁存器知识点详解
fpga开发
Cao1234567893217 小时前
FPGA基础之基础语法
fpga开发
一大Cpp7 小时前
通过Quartus II实现Nios II编程
fpga开发
7yewh8 小时前
Verilog 语法 (二)
fpga开发
边缘计算社区20 小时前
FPGA与边缘AI:计算革命的前沿力量
人工智能·fpga开发
S&Z346321 小时前
[官方IP] Shift RAM
网络协议·tcp/ip·fpga开发
S&Z34631 天前
[FPGA Video IP] Video Processing Subsystem
网络协议·tcp/ip·fpga开发·video
FPGA_Linuxer1 天前
FPGA 100G UDP纯逻辑协议栈
网络协议·fpga开发·udp
Terasic友晶科技2 天前
第13篇:Linux程序访问控制FPGA端Switch<二>
fpga开发·嵌入式系统·de1-soc开发板