Armv8/Armv9架构的学习大纲-学习方法-自学路线-付费学习路线

本文给大家列出了Arm架构的学习大纲、学习方法、自学路线、付费学习路线。有兴趣的可以关注,希望对您有帮助。

如果大家有需要的,欢迎关注我的CSDN课程:https://edu.csdn.net/lecturer/6964

ARM 64位架构介绍

  • ARM 64位架构介绍
    • ARM架构概况,v8-A及其他架构概况
    • ARM架构扩展到v8-A, v8.1A, v8.2-A等版本
    • v8-A介绍和原理
    • 支持v7遗留代码
      • AArch32和AArch64状态
      • v7指令集变更
        • 废弃
        • 新增功能(一些新的64位特性也被添加到32位执行中)

64位平台架构概述

  • 示例SoC
  • 多核处理器
  • 互连(ACE或CHI)
    • 一致性和互连
  • 分布式中断控制器
    • 固件的角色
    • 启动

A64指令集架构(ISA)

  • 整数操作
  • 指令集
    • 整数操作
    • 内存操作
    • 堆栈
    • 系统指令
      • 系统控制寄存器
      • 与v7支持和协处理器的关系
    • 调用约定
    • 内存访问(DRAM和设备)
      • 排序模型
        • 屏障
          • dmb, dsb, isb
          • 负载-获取和存储-释放
          • 领域
          • 信号量
      • 缓存管理
    • 浮点,先进的SIMD,加密
      • 寄存器和指令
    • 异常级别
      • 4个异常级别
      • 栈模型,处理程序和线程
      • 向量表
      • 核心实现选择
      • 切换AArch32和AArch64状态
    • 异常和中断处理
      • 控制异常和中断的传递
      • 综合寄存器
      • 切换异常级别
      • 从异常中返回
    • 分页
      • 使用页表进行内存管理
      • 4K, 16K和64K粒度
      • 页大小
      • 使用页表实现的特性,例如"永不执行"
      • 地址空间技巧------不属于地址的一些字段,例如标签和指针认证
      • TLB管理

EL2概述

  • 处理器特性,适用于虚拟化
    • 使用异常级别
    • 内存管理
      • 二级页表
      • 内存分区
      • I/O MMU (SMMU)
    • 启动过程中使用EL2进行UEFI执行
    • 增加了Secure EL2架构

缓存

  • 硬件缓存一致性
  • 软件责任
  • 软件中的缓存控制

安全(TrustZone)

  • TrustZone功能
    • 安全内存
    • 链接到其他架构中的TrustZone
    • 32位或64位TrustZone
    • 异常级别上的影响和Secure EL2的增加
    • 切换TrustZone的位宽
    • 动态TrustZone,也称为Realms,是ARM的机密计算架构的一部分

其他主题

  • 核心电源管理,外部电源控制器
    • 电源模式(休眠,关闭)
    • WFI, WFE, SEV
  • 调试(硬件和软件调试)
    • 调试器,虚拟机监控程序,操作系统
    • RAS(可靠性,可用性,可维护性)
    • 启动过程

Introduction to ARM 64-bit Architecture

  • Introduction to ARM 64-bit Architecture
    • ARM architecture profiles, what is v8-A and the other architecture profiles
    • ARM architecture extensions to v8-A, the v8.1A, v8.2-A, etc
    • v8-A introduction and rationale
    • Support for v7 legacy code
      • AArch32 and AArch64 state
      • v7 instruction set changes
        • Deprecation
        • Additional features (some new 64-bit features have also been added to 32-bit execution)

64-bit Platform Architecture Overview

  • Sample SoC
  • MP Core
  • Interconnect (ACE or CHI)
    • Coherency and the interconnect
  • Distributed interrupt controller
    • Role of firmware
    • Booting

A64 ISA (Instruction Set Architecture)

  • Integer operations
  • Instruction set
    • Integer operations
    • Memory operations
    • Stack
    • System instructions
      • System control registers
      • Relationship to v7 support and co-processors
    • Calling conventions
    • Memory access (DRAM and device)
      • Ordering model
        • Barriers
          • dmb, dsb, isb
          • load-acquire and store-release
          • Domains
          • Semaphores
      • Cache management
    • Floating point, advanced SIMD, crypto
      • Registers and instructions
    • Exception levels
      • The 4 exception levels
      • Stack model, handler and thread
      • Vector table
      • Core implementation choices
      • Switching AArch32 and AArch64 state
    • Exception and interrupt handling
      • Control of delivery of exceptions and interrupts
      • Syndrome registers
      • Switching exception levels
      • Return from exception
    • Paging
      • Memory management with page tables
      • 4K, 16K and 64K granules
      • Page sizes
      • Features achieved with page tables, such as execute never
      • Address space trickery -- fields in pointers that are not part of the address, such as tags and pointer authentication
      • TLB management

EL2 Overview

  • Processor features intended for virtualization
    • Use of exception levels
    • Memory management
      • Second level page tables
      • Memory partitioning
      • I/O MMU (SMMU)
    • The use of EL2 for UEFI execution during boot
    • Addition of Secure EL2 to the architecture

Caches

  • Hardware cache coherency
  • Software responsibilities
  • Cache control in software

Security (TrustZone)

  • TrustZone functionality
    • Secure memory
    • Links to TrustZone in other architectures
    • 32-bit or 64-bit TrustZone
    • Implications on exception levels, and the addition of secure EL2
    • Switching bitness of TrustZone
    • Dynamic TrustZone, also called Realms, part of ARM's Confidential Compute Architecture

Other Topics

  • Core power management, external power controller
    • Power modes (dormant, shutdown)
    • WFI, WFE, SEV
  • Debug (hardware and software based debug)
    • Debugger, hypervisor, OS
    • RAS (Reliability, Availability, Serviceability)
    • Boot process

欢迎关注我的CSDN课程:https://edu.csdn.net/lecturer/6964

相关推荐
百锦再21 小时前
AI 眼镜新纪元:贴片式TF卡与 SOC 芯片的黄金组合破局智能穿戴
人工智能·内存·芯片·sd·moc·mk
senliweier1 天前
SL3038 宽耐压150V降压12V2.5A、5V2.5A降压恒压电源芯片
集成电路·芯片
謓泽2 天前
【STM32】按键控制LED & 光敏传感器控制蜂鸣器
stm32·单片机·arm
头发够用的程序员4 天前
小米玄戒O1架构深度解析(一):十核异构设计与缓存层次详解
缓存·架构·硬件架构·soc
MaoXian_n4 天前
[IMX] 08.RTC 时钟
linux·驱动开发·嵌入式硬件·arm
YHPsophie6 天前
2.4g芯片引脚功能
芯片·蓝牙芯片·ble·亿胜盈科·2.4g芯片
檀越剑指大厂8 天前
【TI MSP430与SD NAND:心电监测的长续航解决方案】
芯片
极术社区11 天前
“星睿O6”AI PC 开发套件评测: NPU 算力测评(1)
arm
亿道电子Emdoor11 天前
【Arm】应用ArmDS移植最小FreeRTOS系统
arm开发·arm
佛祖保佑永不宕机15 天前
麒麟系统ARM64架构部署mysql、jdk和java项目
java·arm