soc

2035去旅行4 天前
嵌入式·arm·soc
U-Boot DM（Driver Model）驱动框架DM 的核心目标：统一驱动写法、支持设备树、支持平台数据、总线抽象、懒加载（bind 和 probe 分离），替代老 U-Boot 分散、硬编码、无统一管理的驱动模式。
2035去旅行6 天前
嵌入式·arm·soc
U-Boot简介U‑Boot = Universal Bootloader，全称 Universal Boot Loader。
2035去旅行10 天前
嵌入式·arm·soc
SOC 里的 CPU 处理器 和 L1/L2 Cache视觉 SoC，CPU 核一般是 Cortex‑A55 四核簇我们以 A55 为基准讲解，同时区分清楚CPU 核心、L1、L2 缓存的归属、工作机制、访问链路、Cache 一致性
2035去旅行10 天前
嵌入式·arm·soc
两核 CPU：CPU1 和 CPU2 是如何协同工作的？ARMv8 A55 多核簇，硬件层面：CPU1、CPU2 是对等的，没有硬件上的主 / 从之分。所谓 “主次”，是软件（Linux 内核）赋予的逻辑角色，不是硬件天生固定。
未完成的歌~22 天前
soc·splunk
Splunk 部署手册本文使用 Ubuntu 搭建Splunk 是一款企业级的统一安全与可观测性平台，主要用于实时收集、索引、搜索、监控和分析海量机器生成的大数据，核心做三件事：
深念Y2 个月前
linux·网络·arm·优化·日志·工具·soc
订阅管理及节点过滤实践（技术笔记）设备：hi3798mv100（ARMv7，969MB RAM）系统：Linux 4.4.35，Debian-based
思尔芯S2C3 个月前
fpga开发·soc·芯片·验证·asic·prototyping·原型验证
白皮书|从RTL适配到硅前验证：如何构建有价值的FPGA原型平台摘要FPGA原型验证因其接近真实芯片的运行速度，始终是硅前验证中投资回报率极高的一环。它能够支撑固件开发、驱动开发、操作系统启动、软硬件协同验证，以及纯仿真环境难以企及的系统级压力测试。然而，面对现代SoC的规模、时钟、软件与接口复杂度，仅依赖板级资源的传统策略已显乏力。若原型仅满足“编译通过”，却存在交付滞后、频率低下、内部不可观测或外设脱节等问题，非但无法降低流片风险，反而徒增调试负担。
Whoami！3 个月前
网络安全·信息安全·soc·安全运营中心
⸢ 拾陆-Ⅰ⸥⤳ 安全数智化建设：安全运营中心（SOC）👍点「赞」📌收「藏」👀关「注」💬评「论」更多文章戳👉晖度丨安全视界-CSDN博客🚀（原名：whoami！）
Godspeed Zhao4 个月前
人工智能·机器学习·自动驾驶·汽车·soc
现代智能汽车系统——智驾SoC之框架版图高阶智驾SoC晶圆设计采用八大核心功能分区架构：NPU算力核心区（35%-45%）专注矩阵运算与DSA加速；NoC与片内缓存区（20%-25%）实现TB/s级数据调度；CPU集群（15%-20%）处理OS与规控逻辑；硬件安全岛（5%-8%）确保ASILD级功能安全；ISP阵列（5%-10%）优化图像信号处理；I/O控制区（5%）集成硬件DMA；显存接口（5%-8%）保障高带宽访存；片间级联区（3%-5%）支持多芯片协同。该架构通过硬件级优化实现算法加速、数据零拷贝和安全隔离，满足智能驾驶对大算力与高可靠性
Kang.lee5 个月前
音视频·soc·asic
2026.6.4【MIPI C-PHY】C-PHY v2.1协议阅读后问题总结mipi_C-PHY_specification_v2-1.pdf1. （4章）CSI-2协议中CPHY Overview？ C-PHY特性：3 线 Triplet 三相编码，HS三相低摆幅、两端端接，单端无终端、Slew 限流 ，6Gsps/Triplet，Escape 沿用 D-PHY 协议定义 D-PHY特性：2 线 DP/DN 差分，HS差分电流模驱动，分低压 LP 电平、带 LDPT 时钟，约 2.5Gbps/Lane，原生 LP Escape 规范
景芯SoC芯片实战5 个月前
soc
数字IC设计：JEDEC复位做芯片设计的，十个有八个在DDR或者Flash接口上栽过跟头，而栽得最多的，往往不是时序收敛不了，而是上电那一下——芯片明明代码逻辑都对，仿真也过了，板子一上电，DDR初始化死活过不去，抓波形一看，复位信号没按规矩来。
每天进步一点点️6 个月前
soc·半导体芯片·apu
AI芯片APU子系统架构梳理：APU Cluster、缓存层级与CMN600AE什么是APU APU：Accelerated Processing Unit，加速处理器，整个soc的控制单元。 包含4个cluster，每个cluster里有4个核
每天进步一点点️6 个月前
arm开发·soc·芯片
透视 SOC 内部：APU Cluster 如何驱动 DB15 的 CAN/ETH 信号输出这些apu日志打印的进程内容，是如何通过板子上的DB15接口变成CAN/Eth信号发出去的呢？地点：APU Cluster (CPU核心)
每天进步一点点️6 个月前
嵌入式硬件·soc·芯片
CMN600AE——片上总线ARM CoreLink CMN-600AE（Coherent Mesh Network - Automotive Enhanced）是ARM公司设计的一款高性能、高可靠的片上网络（NOC）互连矩阵，专门为SoC（片上系统）中的多个主设备（如CPU GPU NPU DMA控制器等）提供高效、一致性的数据传输通道
Kang.lee7 个月前
soc·risc-v·asic
2026.4.5【soc设计经验分享】soc信息安全之jtag鉴权JTAG鉴权方法通过用户名、密码及硬件密钥验证，实现对芯片调试接口的安全访问控制。 用户需要通过全程认证后才能通过jtag接口访问soc，防止非法使用jtag读取和写入片上信息；
keven-wang9 个月前
soc·104·101·soe
104/101协议-SOE与COS有啥区别？简单来说，SOE 是事件顺序记录，强调事件的精确时间戳和先后顺序；而 COS 是状态量变化，强调状态的实时变化。
菜鸟的学习日记、9 个月前
mcu·cpu·soc
CPU/MCU/SOC/FPGA概念对比这是一个关于CPU、MCU、SoC和FPGA的详细对比。我们将沿用“引擎到整车”的比喻，并新增“可重构的积木”来帮助您直观理解它们的本质区别、设计哲学和应用场景。
xixixi7777710 个月前
人工智能·机器学习·架构·pc·soc·集成·芯片
SoC芯片本质——“系统级集成”SoC芯片的本质是 “系统级集成”。它不再是传统意义上功能单一的CPU（中央处理器），而是将一个完整的电子系统所需的关键部件，全部集成到一颗单一的芯片上。
brave and determined1 年前
嵌入式硬件·fpga开发·soc·仿真·电路·时序·可编程逻辑器件
可编程逻辑器件学习(day3)：FPGA设计方法、开发流程与基于FPGA的SOC设计详解目录1 FPGA设计方法学：硬件与软件的协同1.1 FPGA设计的基本构成1.2 从集成电路到集成系统的设计思想革命
杰出的胡兵1 年前
前端·soc·数字后端·数字ic后端·芯片设计全流程培训
2v1带您实战12nm高级数字后端01 后端专家2v1带您实战！呕心沥血——景芯12nm车规中后端UPF hierarchy实战项目出炉！这一次剑走偏锋，我们的实战只靠文档+一对一辅导！不提供视频！基于景芯团队丰富的SoC/MCU芯片定制经验，我们特选取景芯SoC HD6860项目中的车规处理器（安全岛系统）进行后端全流程实战培训。