soc

现代智能汽车系统——智驾SoC之框架版图高阶智驾SoC晶圆设计采用八大核心功能分区架构：NPU算力核心区（35%-45%）专注矩阵运算与DSA加速；NoC与片内缓存区（20%-25%）实现TB/s级数据调度；CPU集群（15%-20%）处理OS与规控逻辑；硬件安全岛（5%-8%）确保ASILD级功能安全；ISP阵列（5%-10%）优化图像信号处理；I/O控制区（5%）集成硬件DMA；显存接口（5%-8%）保障高带宽访存；片间级联区（3%-5%）支持多芯片协同。该架构通过硬件级优化实现算法加速、数据零拷贝和安全隔离，满足智能驾驶对大算力与高可靠性

2026.6.4【MIPI C-PHY】C-PHY v2.1协议阅读后问题总结mipi_C-PHY_specification_v2-1.pdf1. （4章）CSI-2协议中CPHY Overview？ C-PHY特性：3 线 Triplet 三相编码，HS三相低摆幅、两端端接，单端无终端、Slew 限流，6Gsps/Triplet，Escape 沿用 D-PHY 协议定义 D-PHY特性：2 线 DP/DN 差分，HS差分电流模驱动，分低压 LP 电平、带 LDPT 时钟，约 2.5Gbps/Lane，原生 LP Escape 规范

景芯SoC芯片实战

数字IC设计：JEDEC复位做芯片设计的，十个有八个在DDR或者Flash接口上栽过跟头，而栽得最多的，往往不是时序收敛不了，而是上电那一下——芯片明明代码逻辑都对，仿真也过了，板子一上电，DDR初始化死活过不去，抓波形一看，复位信号没按规矩来。

每天进步一点点️

AI芯片APU子系统架构梳理：APU Cluster、缓存层级与CMN600AE什么是APU APU：Accelerated Processing Unit，加速处理器，整个soc的控制单元。包含4个cluster，每个cluster里有4个核

每天进步一点点️

透视 SOC 内部：APU Cluster 如何驱动 DB15 的 CAN/ETH 信号输出这些apu日志打印的进程内容，是如何通过板子上的DB15接口变成CAN/Eth信号发出去的呢？地点：APU Cluster (CPU核心)

每天进步一点点️

CMN600AE——片上总线ARM CoreLink CMN-600AE（Coherent Mesh Network - Automotive Enhanced）是ARM公司设计的一款高性能、高可靠的片上网络（NOC）互连矩阵，专门为SoC（片上系统）中的多个主设备（如CPU GPU NPU DMA控制器等）提供高效、一致性的数据传输通道

2026.4.5【soc设计经验分享】soc信息安全之jtag鉴权JTAG鉴权方法通过用户名、密码及硬件密钥验证，实现对芯片调试接口的安全访问控制。用户需要通过全程认证后才能通过jtag接口访问soc，防止非法使用jtag读取和写入片上信息；

104/101协议-SOE与COS有啥区别？简单来说，SOE 是事件顺序记录，强调事件的精确时间戳和先后顺序；而 COS 是状态量变化，强调状态的实时变化。

菜鸟的学习日记、

CPU/MCU/SOC/FPGA概念对比这是一个关于CPU、MCU、SoC和FPGA的详细对比。我们将沿用“引擎到整车”的比喻，并新增“可重构的积木”来帮助您直观理解它们的本质区别、设计哲学和应用场景。

SoC芯片本质——“系统级集成”SoC芯片的本质是 “系统级集成”。它不再是传统意义上功能单一的CPU（中央处理器），而是将一个完整的电子系统所需的关键部件，全部集成到一颗单一的芯片上。

brave and determined

可编程逻辑器件学习(day3)：FPGA设计方法、开发流程与基于FPGA的SOC设计详解目录1 FPGA设计方法学：硬件与软件的协同1.1 FPGA设计的基本构成1.2 从集成电路到集成系统的设计思想革命

杰出的胡兵

2v1带您实战12nm高级数字后端01 后端专家2v1带您实战！呕心沥血——景芯12nm车规中后端UPF hierarchy实战项目出炉！这一次剑走偏锋，我们的实战只靠文档+一对一辅导！不提供视频！基于景芯团队丰富的SoC/MCU芯片定制经验，我们特选取景芯SoC HD6860项目中的车规处理器（安全岛系统）进行后端全流程实战培训。

6G通信基站原型开发：Stratix 10 SoC片上128位AXI总线优化与400G加密引擎实现随着5G商用化进入成熟期，全球通信设备厂商已启动6G预研工作。根据3GPP Release 20标准草案，6G基站需实现400Gbps峰值速率、亚毫秒级延迟和99.9999%可靠性，同时满足太赫兹频段新波形、智能超表面等颠覆性技术的硬件可编程需求。在这一背景下，Intel Stratix 10 SoC凭借14nm三栅极工艺与异构集成架构，成为6G原型验证的理想平台。

【SoC】【W800】基于WM IoT SDK的环境搭建前言（提示：在最开始，在windows进行WM IoT SDK的环境搭建，但是搭建起来进行编译例程编译速度比windows的ESP-IDF还慢，后面在Ubuntu里进行了WM IoT SDK的环境搭建，Linux下编译速度很快，最后找到了问题所在：Windows系统的C盘初始占用和内存初始占用过高。重装系统后在Windows系统里编译速度也比较快了。）

SOC（安全运营中心）SOC，全称为 Security Operations Center，中文是安全运营中心。您可以把它想象成一家公司的 “网络安全消防局” 或 “安全监控指挥中心”。

硬件开发2-ARM基本概要以应用为中心，以计算机技术为基础，软硬件可裁剪的专用计算机系统。能够根据用户需求（功耗、体积、可靠性）进行灵活裁剪。

66AI Agent重构SOC：下一代智能安全运营平台的能力跃迁当前的网络安全威胁复杂多变，攻击者手法日益精密。传统的安全运营中心（SOC）在面对海量告警、碎片化信息和不断加剧的技能鸿沟时，正承受着前所未有的压力。告警疲劳、响应延迟、误报误判、人才缺乏已成为常态，影响了安全防御的有效性。

PCIe Base Specification解析（八）物理层规范分为逻辑子层和电气子层，如Figure 4-1所示。Figure 4-1 Layering Diagram Highlighting Physical Layer

平凡灵感码头

什么是 Bootloader？怎么把它移植到 STM32 上？想象一下你的 MCU（比如 STM32）是一个小机器人，上电之后第一件事，它不会立马开始“干正事”（运行你的主程序），而是先去运行一个“开场引导程序”——这就是 Bootloader。

关于MCU、MPU、SoC、DSP四大类型芯片目录MCU、MPU、SoC、DSP四大类型芯片分析一、MCU1、概念2、特点3、常见芯片4、应用场景二、MPU