【INTEL(ALTERA)】当使用 F-Tile 以太网 FPGA 硬 IP 并启用自动协商和链路训练 (AN/LT) 时,为什么链路训练无法完成?

目录

说明

解决方法


说明

由于 Quartus® Prime 专业版软件 24.1 版本存在问题,使用 F-Tile 以太网FPGA硬 IP 变体在使用 FGT PMA 并启用 ANLT 时,链路训练(LT) 将无法完成。如果"链路失败"计时器过期或链路重新启动且"链路故障"计时器已被禁用,则在链路训练重新启动后可能会出现此问题。

要确定此问题是否会导致链路故障,请在故障状态下执行以下步骤:

  1. 读取以太网 FPGA IP 的 F-Tile 自动协商和链路训练的"i_kr_reconfig"Avalon-MM (AVMM) 总线上的寄存器偏移0x3C0。
  2. 如果读取的数据是 32'h60,则链路故障是由此问题引起的。

解决方法

要在故障状态下解决此问题,请使用《F-Tile 架构以及 PMA 和 FEC 直接 PHY IP 用户指南 》中概述的"FGT 属性访问方法"重置 IP 变体中的每个通道。

每个通道的此命令应使用 Opcode = 0xF 和数据 = 0x8。

重置 IP 变体中的每个通道后,链路训练应正常完成。

从 Quartus® Prime Pro Edition 软件版本 24.2 开始,该问题已修复。

相关推荐
爱编程的鱼5 分钟前
301 是什么意思?——HTTP 状态码详解与应用
网络·网络协议·http
riderxin24 分钟前
【20251028】固定Ubuntu的IP地址
linux·tcp/ip·ubuntu
-孤存-4 小时前
深入浅出:TCP/UDP协议核心原理
网络·网络协议·tcp/ip·1024程序员节
重回19817 小时前
企业微信可信IP配置的Python完美解决方案
网络协议·tcp/ip·企业微信
Js_cold10 小时前
Verilog宏define
fpga开发·verilog
悲伤小伞12 小时前
Linux_Socket_UDP
linux·服务器·网络·c++·网络协议·udp
Shang1809893572612 小时前
T41LQ 一款高性能、低功耗的系统级芯片(SoC) 适用于各种AIoT应用智能安防、智能家居方案优选T41L
人工智能·驱动开发·嵌入式硬件·fpga开发·信息与通信·信号处理·t41lq
quant_198615 小时前
【教程】使用加密货币行情接口 - 查询比特币实时价格
开发语言·后端·python·websocket·网络协议
范纹杉想快点毕业16 小时前
12个月嵌入式进阶计划ZYNQ 系列芯片嵌入式与硬件系统知识学习全计划(基于国内视频资源)
c语言·arm开发·单片机·嵌入式硬件·学习·fpga开发·音视频
迎风打盹儿18 小时前
一种无需IP核的FPGA RAM初始化方法:基于源码定义与赋值实现
fpga开发·verilog·vivado·ram·rom