FPGA开发Vivado Block Design/Vitis/SDK/xlinx/开发教程,保姆级别,一看就会!网络协议·tcp/ip·fpga开发·verilog·fpga
基于FPGA实现智能网卡的概念,什么是智能网卡网络协议·tcp/ip·fpga开发·verilog·fpga
Testbench不只看波形:用scoreboard抓住丢包、重复和乱序fpga开发·verilog·testbench·scoreboard
FIFO深度怎么定?用突发流量和背压算清缓存预算缓存·fpga开发·verilog·fifo·背压
零门槛上手的RISC-V项目:picorv32ubuntu·verilog·verilator·iverilog·gtkwave·riscv64-unknown