1.变量的定义与使用
变量对于我们来说是不陌生的，在学习各种编程语言时会经常用到。就拿C语言来说，变量的使用是十分常见的，变量可以用来保存一个值或者是使用变量进行运算操作。Makefile 中的变量也是这样，我们可以利用它来表示某些多处使用而又可能发生变化的内容，不仅可以节省重复修改的工作，还可以避免遗漏。
1.1变量的定义
Makefile 文件中定义变量的基本语法如下：
变量的名称=值列表
Makefile 中的变量的使用其实非常的简单，因为它并没有像其它语言那样定义变量的时候需要使用数据类型。变量的名称可以由大小写字母、阿拉伯数字和下划线构成。等号左右的空白符没有明确的要求，因为在执行 make 的时候多余的空白符会被自动的删除。至于值列表，既可以是零项，又可以是一项或者是多项。如：
VALUE_LIST = one two three
调用变量的时候可以用 "(VALUE_LIST)" 或者是 "{VALUE_LIST}" 来替换，这就是变量的引用。实例：
- OBJ=main.o test.o test1.o test2.o
- test:$(OBJ)
gcc -o test $(OBJ)
这就是引用变量后的 Makefile 的编写，比我们之前的编写方式要简单的多。当要添加或者是删除某个依赖文件的时候，我们只需要改变变量 "OBJ" 的值就可以了。
1.2变量的基本赋值
知道了如何定义，下面我们来说一下 Makefile 的变量的四种基本赋值方式：
- 简单赋值 ( := ) 编程语言中常规理解的赋值方式，只对当前语句的变量有效。
- 递归赋值 ( = ) 赋值语句可能影响多个变量，所有目标变量相关的其他变量都受影响。
- 条件赋值 ( ?= ) 如果变量未定义，则使用符号中的值定义变量。如果该变量已经赋值，则该赋值语句无效。
- 追加赋值 ( += ) 原变量用空格隔开的方式追加一个新值。
1.2.1简单赋值
- x:=foo
- y:=$(x)b
- x:=new
- test：
@echo "y=>$(y)"@echo "x=>$(x)"
在 shell 命令行执行make test我们会看到:
y=>foob x=>new
1.2.2递归赋值
- x=foo
- y=$(x)b
- x=new
- test：
@echo "y=>$(y)"@echo "x=>$(x)"
在 shell 命令行执行make test我们会看到:
y=>newb x=>new
1.2.3条件赋值
- x:=foo
- y:=$(x)b
- x?=new
- test：
@echo "y=>$(y)"@echo "x=>$(x)"
在 shell 命令行执行make test我们会看到:
y=>foob x=>foo
1.2.4追加赋值
- x:=foo
- y:=$(x)b
- x+=$(y)
- test：
@echo "y=>$(y)"@echo "x=>$(x)"
在 shell 命令行执行make test我们会看到:
y=>foob x=>foo foob
不同的赋值方式会产生不同的结果，我们使用的时候应该根据具体的情况选择相应的赋值规则。
变量使用的范围很广，它可以出现在规则的模式中，也可以出现在规则的命令中或者是作为 Makefile 函数的参数来使用。总之，变量的使用在我们的 Makefile 编写中还是非常广泛的，可以说我们的 Makefile 中必不可少的东西。
其实变量在我们的 Makefile 中还是有很多种类的，它们的意义是不相同的。比如我们的环境变量，自动变量，模式指定变量等。其他的变量我们会在其他的文章里做介绍。
2.自动化变量
关于自动化变量可以理解为由 Makefile 自动产生的变量。在模式规则中，规则的目标和依赖的文件名代表了一类的文件。规则的命令是对所有这一类文件的描述。我们在 Makefile 中描述规则时，依赖文件和目标文件是变动的，显然在命令中不能出现具体的文件名称，否则模式规则将失去意义。
那么模式规则命令中该如何表示文件呢？就需要使用"自动化变量"，自动化变量的取值根据执行的规则来决定，取决于执行规则的目标文件和依赖文件。下面是对所有的自动化变量进行的说明：
$@
表示规则的目标文件名。如果目标是一个文档文件（Linux 中，一般成 .a 文件为文档文件，也成为静态的库文件），
那么它代表这个文档的文件名。在多目标模式规则中，它代表的是触发规则被执行的文件名。
$%
当目标文件是一个静态库文件时，代表静态库的一个成员名。
$<
规则的第一个依赖的文件名。如果是一个目标文件使用隐含的规则来重建，则它代表由隐含规则加入的第一个依赖文件。
$?
所有比目标文件更新的依赖文件列表，空格分隔。如果目标文件时静态库文件，代表的是库文件（.o 文件）。
$^
代表的是所有依赖文件列表，使用空格分隔。如果目标是静态库文件，它所代表的只能是所有的库成员（.o 文件）名。
一个文件可重复的出现在目标的依赖中，变量"$^"只记录它的第一次引用的情况。就是说变量"$^"会去掉重复的依赖文件。
$+
类似"$^"，但是它保留了依赖文件中重复出现的文件。主要用在程序链接时库的交叉引用场合。
$*
在模式规则和静态模式规则中，代表"茎"。"茎"是目标模式中"%"所代表的部分（当文件名中存在目录时，
"茎"也包含目录部分）。
下面我们就自动化变量的使用举几个例子。
实例1：
test:test.o test1.o test2.o
gcc -o $@ $^
test.o:test.c test.h
gcc -o $@ $<
test1.o:test1.c test1.h
gcc -o $@ $<
test2.o:test2.c test2.h
gcc -o $@ $<
这个规则模式中用到了 "@" 、"<" 和 "\^" 这三个自动化变量，对比之前写的 Makefile 中的命令，我们可以发现 "@" 代表的是目标文件test，"\^"代表的是依赖的文件，"<"代表的是依赖文件中的第一个。我们在执行 make 的时候，make 会自动识别命令中的自动化变量，并自动实现自动化变量中的值的替换，这个类似于编译C语言文件的时候的预处理的作用。
实例2：
lib:test.o test1.o test2.o
ar r $?
假如我们要做一个库文件，库文件的制作依赖于这三个文件。当修改了其中的某个依赖文件，在命令行执行 make 命令，库文件 "lib" 就会自动更新。"$?" 表示修改的文件。
GNU make 中在这些变量中加入字符 "D" 或者 "F" 就形成了一系列变种的自动化变量，这些自动化变量可以对文件的名称进行操作。
下面是一些详细的描述：
变量名功能
$(@D)
表示文件的目录部分（不包括斜杠）。如果 "@" 表示的是 "dir/foo.o" 那么 "(@D)" 表示的值就是 "dir"。如果 "$@" 不存在斜杠（文件在当前目录下），其值就是 "."。
$(@F)
表示的是文件除目录外的部分（实际的文件名）。如果 "@" 表示的是 "dir/foo.o"，那么 "@F" 表示的值为 "dir"。
$(*D) $(*F)
分别代表 "茎" 中的目录部分和文件名部分
$(%D) $(%F)
当以 "archive(member)" 形式静态库为目标时，分别表示库文件成员 "member" 名中的目录部分和文件名部分。踏进对这种新型时的目标有效。
$(<D) $(<F)
表示第一个依赖文件的目录部分和文件名部分。
$(^D) $(^F)
分别表示所有依赖文件的目录部分和文件部分。
$(+D) $(+F)
分别表示所有的依赖文件的目录部分和文件部分。
$(?D) $(?F)
分别表示更新的依赖文件的目录部分和文件名部分。